Logika Domino - Domino logic
Logika Domino je vývoj dynamických logických technik založených na CMOS založený na tranzistorech PMOS nebo NMOS na základě CMOS . Umožňuje logický výkyv mezi kolejnicemi. Byl vyvinut pro zrychlení obvodů, řešení problému předčasné kaskády, typicky vložením malých a rychlých pFET mezi domino stupně, aby se omezila mezistupňová kaskádová rychlost na zkrácené maximum - zkrácené deterministické maximum - aniž by bylo nutné použít další blokování návrhu obvodu.
Terminologie
Termín je odvozen od skutečnosti, že v domino logice (kaskádová struktura skládající se z několika fází) každá fáze zvlňuje další fázi pro hodnocení, podobně jako domino padající jeden po druhém .
Nevýhody dynamické logiky
V dynamické logice nastává problém při kaskádování jedné brány k druhé. Stav předplnění „1“ první brány může způsobit předčasné vybití druhé brány, než první brána dosáhne správného stavu. Tím se vyčerpá „precharge“ druhé brány, kterou nelze obnovit až do dalšího hodinového cyklu, takže z této chyby nedochází k obnově.
Aby bylo možné kaskádovat dynamické logické brány, jedním řešením je domino logika, která mezi fáze vkládá běžný statický invertor. I když by se mohlo zdát, že to překonává smysl dynamické logiky, protože měnič má pFET (jedním z hlavních cílů dynamické logiky je vyhnout se pFET, kde je to možné, kvůli rychlosti), existují dva důvody, proč to funguje dobře. Za prvé, neexistuje žádný fan-out pro více pFET; dynamická brána se připojuje přesně k jednomu střídači, takže brána je stále velmi rychlá. Kromě toho, protože se střídač připojuje pouze k nFET v dynamických logických branách, je také velmi rychlý. Za druhé, pFET v měniči může být menší než u některých typů logických bran.
V domino logické kaskádové struktuře několika fází vyhodnocení každé fáze zvlní hodnocení další fáze, podobně jako domino padající jeden po druhém. Jakmile padnou, stavy uzlu se nemohou vrátit na „1“ (do dalšího hodinového cyklu), stejně jako domino, jakmile padne, nemůže vstát, což ospravedlňuje logiku názvu domino CMOS. Kontrastuje s jinými řešeními kaskádového problému, ve kterém je kaskádování přerušeno hodinami nebo jinými prostředky.
Viz také
Reference
Obecné odkazy
- Chung-Yu Wu; Kuo-Hsing Cheng; Jinn-Shyan Wan. „Analýza a návrh nové bezfázové čtyřfázové logiky CMOS“ , Solid-State Circuits, IEEE Journal of Volume 28, Issue 1, Jan 1993, strany 18-25
- RH Krambeck, CM Lee a HF Law, „High-Speed Compact Circuits with CMOS“ , IEEE Journal of Solid-State Circuits, sv. 17, č. 3, s. 614–619, červen 1982