eSi-RISC - eSi-RISC

eSi-RISC
Návrhář eSi-RISC
Bity 16bitový / 32bitový
Představený 2009
Design RISC
Typ Registrovat-Registrovat
Kódování Smíchané 16 a 32 bitů
Větvení Porovnejte a rozdělte a kód stavu
Endianness Velký nebo malý
Rozšíření Uživatelem definované pokyny
Registry
16. 8. 32 Obecné použití, 16. 8. 32 Vektor

eSi-RISC je konfigurovatelná architektura CPU . Je k dispozici v pěti implementacích: eSi-1600, eSi-1650, eSi-3200, eSi-3250 a eSi-3264. Modely eSi-1600 a eSi-1650 mají 16bitovou datovou cestu, zatímco eSi-32x0s 32bitové datové cesty a eSi-3264 obsahuje smíšenou 32 / 64bitovou datovou cestu. Každý z těchto procesorů je licencován jako měkká IP jádra , která jsou vhodná pro integraci do ASIC i FPGA .

Architektura

Hlavní rysy architektury eSi-RISC jsou:

Architektura SoC eSi-3250
  • Architektura zatížení / úložiště podobná RISC .
  • Konfigurovatelná 16bitová, 32bitová nebo 32 / 64bitová datová cesta.
  • Pokyny jsou zakódovány do 16 nebo 32 bitů.
  • 8, 16 nebo 32 univerzálních registrů, které jsou široké buď 16 nebo 32 bitů.
  • 0, 8, 16 nebo 32 vektorových registrů, které jsou široké buď 32 nebo 64 bitů.
  • Až 32 externích, vektorových, vnořených a prioritních přerušení.
  • Konfigurovatelná sada instrukcí včetně podpory celočíselné, plovoucí desetinné čárky a aritmetiky s pevnou řádovou čárkou.
  • Operace SIMD .
  • Volitelná podpora pro uživatelsky definované pokyny, jako je kryptografická akcelerace.
  • Volitelné mezipaměti (konfigurovatelná velikost a asociativita).
  • Volitelná MMU podporující ochranu paměti i dynamický překlad adres.
  • Rozhraní sběrnice AMBA AXI, AHB a APB.
  • Paměť mapovaná I / O.
  • 5stupňový plynovod.
  • Ladění hardwaru JTAG .

I když je k dispozici mnoho různých 16 nebo 32bitových měkkých mikroprocesorových IP jader, eSi-RISC je jediná architektura licencovaná jako jádro IP, která má 16 i 32bitové implementace.

Na rozdíl od jiných architektur RISC podporujících 16 i 32bitové instrukce, například ARM / Thumb nebo MIPS / MIPS-16, 16 a 32bitové instrukce v architektuře eSi-RISC lze volně směšovat, místo toho, aby měly různé režimy, kde buď jsou provedeny všechny 16bitové instrukce nebo všechny 32bitové instrukce. To zlepšuje hustotu kódu bez snížení výkonu. 16bitové instrukce podporují dva operandy registrů v dolních 16 registrech, zatímco 32bitové instrukce podporují tři operandy registrů a přístup ke všem 32 registrům.

eSi-RISC zahrnuje podporu pro multiprocesing . Implementace zahrnovaly až sedm eSi-3250 na jednom čipu.

Řetězec nástrojů

Sada nástrojů eSi-RISC je založena na kombinaci portu sady nástrojů GNU a prostředí Eclipse IDE . To zahrnuje:

  • GCC - překladač C / C ++.
  • Binutils - Assembler, linker a binární nástroje.
  • GDB - debugger.
  • Eclipse - Integrované vývojové prostředí.

Knihovna C je Newlib a knihovna C ++ je Libstdc ++ . Mezi portované RTOS patří MicroC / OS-II , FreeRTOS , ERIKA Enterprise a Phoenix-RTOS

Reference

externí odkazy