Logika spojená s vysílačem - Emitter-coupled logic

Základní obvodový diagram brány Motorola ECL 10 000

V elektronice je logika spojená s emitorem ( ECL ) vysokorychlostní logická rodina bipolárních tranzistorů s integrovaným obvodem . ECL používá přeplňovaný diferenciální zesilovač BJT s jednostranným vstupem a omezeným proudem emitoru, aby se vyhnul nasycené (plně zapnuté) oblasti provozu a pomalému chování při vypínání. Protože je proud řízen mezi dvěma nohami páru spojeného s emitorem, ECL se někdy nazývá logika řízení proudu (CSL), logika aktuálního režimu (CML) nebo logika sledovače emitoru a sledovače proudu (CSEF).

V ECL nejsou tranzistory nikdy nasycené, vstupní/výstupní napětí má malý výkyv (0,8 V), vstupní impedance je vysoká a výstupní impedance je nízká. V důsledku toho tranzistory rychle mění stavy, zpoždění brány je nízké a schopnost ventilátoru je vysoká. V podstatě konstantní odběr proudu diferenciálních zesilovačů navíc minimalizuje zpoždění a závady způsobené indukčností a kapacitou napájecího vedení a doplňkové výstupy snižují dobu šíření celého obvodu snížením počtu měničů.

Hlavní nevýhodou ECL je, že každá brána nepřetržitě odebírá proud, což znamená, že vyžaduje (a rozptyluje) podstatně více energie než ostatní logické rodiny, zvláště když je v klidu.

Ekvivalent logiky spojené s emitorem vytvořené z FET se nazývá logika spojená se zdrojem (SCFL).

Variace ECL, ve které jsou všechny signálové cesty a hradlové vstupy diferenciální, se nazývá logika spínače diferenciálního proudu (DCS).

Dějiny

Aktuální přepínač Yourke (kolem roku 1955)

ECL byl vynalezen v srpnu 1956 u IBM by Hannon S. Yourke . Původně se nazývala logika současného řízení a byla používána v počítačích Stretch , IBM 7090 a IBM 7094 . Logice se také říkalo proudový obvod. To bylo také používáno, aby se obvody ASLT v IBM 360/91.

Yourkeho proudový spínač byl diferenciální zesilovač, jehož vstupní logické úrovně se lišily od výstupních logických úrovní. "V provozu v aktuálním režimu se však výstupní signál skládá z napěťových úrovní, které se liší o referenční úroveň odlišnou od vstupní referenční úrovně." V designu Yourke se dvě logické referenční úrovně lišily o 3 volty. V důsledku toho byly použity dvě doplňkové verze: verze NPN a verze PNP. Výstup NPN by mohl řídit vstupy PNP a naopak. "Nevýhodou je, že je zapotřebí více různých napájecích napětí a jsou vyžadovány tranzistory pnp i npn."

Místo střídání stupňů NPN a PNP využívala jiná metoda spojování Zenerovy diody a odpory k posunu úrovní výstupní logiky tak, aby byly stejné jako úrovně vstupní logiky.

Počínaje počátkem šedesátých let byly obvody ECL implementovány na monolitických integrovaných obvodech a sestávaly ze vstupního stupně diferenciálního zesilovače pro provádění logiky a následovaného stupněm emitor-následovník pro řízení výstupů a posun výstupních napětí tak, aby byly kompatibilní se vstupy . Výstupní stupně sledovače emitoru lze také použít k provedení kabelové nebo logické .

Motorola představila svůj první digitální monolitický integrovaný obvod, MECL I, v roce 1962. Motorola vyvinula několik vylepšených řad, s MECL II v roce 1966, MECL III v roce 1968 s dobou šíření brány 1 nanosekunda a rychlostí přepínání 300 klopných obvodů a Řada 10 000 (s nižší spotřebou energie a řízenými rychlostmi hran) v roce 1971. Rodina MECL 10H byla představena v roce 1981. Fairchild představil rodinu F100K.

Rodina ECLinPS („ECL v pikosekundách“) byla představena v roce 1987. ECLinPS má zpoždění jedné brány 500 ps a frekvenci přepínání 1,1 GHz. Části rodiny ECLinPS jsou k dispozici z více zdrojů, včetně společností Arizona Microtek, Micrel, National Semiconductor a ON Semiconductor.

Vysoká spotřeba energie ECL znamenala, že byl používán hlavně tam, kde je zásadní požadavek na vysokou rychlost. Starší high-end mainframe počítače, jako například Enterprise System/9000 členů rodiny počítačů IBM ESA/390 , používaly ECL, stejně jako Cray-1 ; a sálové počítače první generace Amdahl . (Současné mainframy IBM používají CMOS .) V letech 1975 až 1991 byly nejvýkonnější procesory Digital Equipment Corporation založeny na vícečipových CPU ECL-od ECL KL10 přes ECL VAX 8000 a VAX 9000 až do 1991 jednočipového CMOS NVAX když se pokusu nepodařilo vyvinout konkurenceschopný jednočipový procesor ECL. Na MIPS R6000 počítače také použit ECL. Některé z těchto návrhů počítačů používaly hradlová pole ECL .

Implementace

Obrázek představuje typické schéma zapojení ECL založené na MECL společnosti Motorola. V tomto schématu, tranzistor T5 "představuje výstupní tranzistor předchozí ECL brány, která poskytuje logický signál na vstupu tranzistoru T1 OR / NOR hradla, jehož druhý vstup je na T2 a má výstupy Y a Y . Další obrázky ilustrují činnost obvodu vizualizací úlevy napětí a topologie proudu při nízkém vstupním napětí (logické „0“), během přechodu a při vysokém vstupním napětí (logické „1“).

ECL je založen na páru spojeném s emitorem (s dlouhým ocasem ), na obrázku vpravo je stínovaná červená. Levá polovina páru (stínovaná žlutá) se skládá ze dvou paralelně zapojených vstupních tranzistorů T1 a T2 (uvažuje se o příkladném dvouvstupovém hradle) implementujících logiku NOR. Základní napětí pravého tranzistoru T3 je drženo pevně pomocí zdroje referenčního napětí, zastíněné světle zeleně: dělič napětí s tepelnou kompenzací diod (R1, R2, D1 a D2) a někdy vyrovnávací emitorový sledovač (není zobrazen na obrázku) ); takže emitorová napětí jsou udržována relativně stabilní. Výsledkem je, že společný emitorový odpor R E funguje téměř jako zdroj proudu . Výstupní napětí na kolektorových zatěžovacích odporech R C1 a R C3 jsou posunuty a uloženy do vyrovnávacích a neinvertujících výstupů pomocí sledovačů emitorů T4 a T5 (stínovaná modrá). Výstupní emitorové odpory R E4 a R E5 neexistují ve všech verzích ECL. V některých případech působí jako emitorové odpory 50 Ω zakončovací odpory připojené mezi základny vstupních tranzistorů a −2 V.

Úkon

Provoz obvodu ECL je zvažován níže za předpokladu, že vstupní napětí je aplikováno na základnu T1, zatímco vstup T2 je nepoužíván nebo je aplikováno logické "0".

Během přechodu jádro obvodu-pár spojený s emitorem (T1 a T3)-funguje jako diferenciální zesilovač s jednostranným vstupem. Proudový zdroj (R E ) „dlouhého ocasu“ nastavuje celkový proud protékající dvěma nohami páru. Vstupní napětí řídí proud protékající tranzistory sdílením mezi oběma nohami, když není blízko spínacího bodu, řídí jej na jednu stranu. Zisk je vyšší než v koncových stavech (viz níže) a obvod se rychle přepne.

Při nízkém vstupním napětí (logické „0“) nebo při vysokém vstupním napětí (logické „1“) je diferenciální zesilovač přetížen. Tranzistor (T1 nebo T3) je přerušen a druhý (T3 nebo T1) je v aktivní lineární oblasti, která funguje jako stupeň společného emitoru s degenerací emitoru, který odebírá veškerý proud, přičemž druhý mezní tranzistor hladověl.
Aktivní tranzistor je zatížen relativně vysokým emitorovým odporem R E, který zavádí významnou negativní zpětnou vazbu (degenerace emitoru). Aby se zabránilo nasycení aktivního tranzistoru, takže difúzní čas, který zpomaluje zotavení ze sytosti, nebude zapojen do logického zpoždění, jsou odpory emitoru a kolektoru zvoleny tak, aby při maximálním vstupním napětí bylo na tranzistoru ponecháno určité napětí. Zbytkový zisk je nízký ( K  =  R C / R E  <1). Obvod je necitlivý na změny vstupního napětí a tranzistor zůstává pevně v aktivní lineární oblasti. Vstupní odpor je vysoký kvůli sériové negativní zpětné vazbě.
Mezní tranzistor přeruší spojení mezi jeho vstupem a výstupem. Výsledkem je, že jeho vstupní napětí neovlivňuje výstupní napětí. Vstupní odpor je opět vysoký, protože spojení základny a emitoru je přerušeno.

Charakteristika

Mezi další pozoruhodné charakteristiky rodiny ECL patří skutečnost, že velký proudový požadavek je přibližně konstantní a nezávisí významně na stavu obvodu. To znamená, že obvody ECL generují relativně malý energetický šum, na rozdíl od jiných logických typů, které při spínání odebírají více proudu než v klidu. V kryptografických aplikacích jsou obvody ECL také méně náchylné k útokům na boční kanály, jako je analýza diferenciálního výkonu .

Doba šíření pro toto uspořádání může být kratší než nanosekunda, včetně zpoždění signálu při zapínání a vypínání balíčku IC. Nějaký typ ECL byl vždy nejrychlejší logickou rodinou.

Radiační kalení : Zatímco běžné komerční čipy vydrží 100 šedých (10 krad), mnoho zařízení ECL je v provozu po 100 000 šedých (10 Mrad).

Napájecí zdroje a logické úrovně

Obvody ECL obvykle pracují se zápornými napájecími zdroji (kladný konec zdroje je připojen k zemi). Jiné logické rodiny uzemňují negativní konec napájecího zdroje. To se provádí hlavně za účelem minimalizace vlivu změn napájení na logické úrovně. ECL je citlivější na hluk na V CC a je relativně imunní vůči šumu na V EE . Protože uzemnění by mělo být nejstabilnějším napětím v systému, ECL je specifikováno kladným uzemněním. V tomto zapojení, když se mění napájecí napětí, klesá napětí na kolektorových odporech mírně (v případě zdroje konstantního proudu emitoru se vůbec nemění). Protože jsou kolektorové odpory pevně „svázány“ se zemí, výstupní napětí se „pohybuje“ mírně (nebo vůbec). Pokud by byl záporný konec napájení uzemněn, kolektorové odpory by byly připojeny k kladné liště. Vzhledem k tomu, že konstantní napětí klesá přes kolektorové odpory, se mírně (nebo vůbec) nemění, výstupní napětí sleduje změny napájecího napětí a dvě části obvodu fungují jako měniče úrovně konstantního proudu. V tomto případě dělič napětí R1-R2 do určité míry kompenzuje kolísání napětí. Pozitivní napájecí zdroj má další nevýhodu - výstupní napětí se bude na pozadí vysokého konstantního napětí (+3,9 V) mírně lišit (± 0,4 V). Dalším důvodem pro použití záporného napájecího zdroje je ochrana výstupních tranzistorů před náhodným zkratem vyvíjeným mezi výstupem a zemí (ale výstupy nejsou chráněny před zkratem se zápornou kolejnicí).

Hodnota napájecího napětí je zvolena tak, aby kompenzačními diodami D1 a D2 protékal dostatečný proud a úbytek napětí na společném emitorovém odporu R E byl adekvátní.

Obvody ECL dostupné na volném trhu obvykle fungovaly s logickými úrovněmi nekompatibilními s jinými rodinami. To znamenalo, že spolupráce mezi ECL a jinými logickými rodinami, jako je populární rodina TTL , vyžadovala další obvody rozhraní. Skutečnost, že vysoké a nízké logické úrovně jsou relativně blízko, znamenalo, že ECL trpí malými okraji hluku, což může být problematické.

Nejméně jeden výrobce, IBM , vyrobil obvody ECL pro použití ve vlastních výrobcích výrobce. Zdroje napájení se podstatně lišily od zdrojů používaných na volném trhu.

PECL

Pozitivní logika spojená s emitorem , nazývaná také pseudo-ECL (PECL), je dalším vývojem ECL pomocí kladného 5 V napájení místo záporného 5,2 V napájení. Nízkonapěťová logika spojená s kladným emitorem (LVPECL) je energeticky optimalizovaná verze PECL využívající kladné napětí 3,3 V místo napájení 5 V. PECL a LVPECL jsou systémy diferenciální signalizace a používají se hlavně ve vysokorychlostních a hodinových distribučních obvodech.

Logické úrovně:

Typ V ee V nízké V vysoká V cc V cm
PECL GND 3,4 V. 4,2 V. 5,0 V
LVPECL GND 1,6 V 2,4 V 3,3 V. 2,0 V
Poznámka: V cm je rozsah napětí běžného režimu.

Viz také

Reference

Další čtení

externí odkazy