Odstranění závady - Glitch removal

Závada (zakroužkovaná červeně) během provozu obvodu.

Odstranění závady je odstranění závad - zbytečných přechodů signálu bez funkčnosti - z elektronických obvodů. Ztrátový výkon brány se vyskytuje dvěma způsoby: statický ztrátový výkon a dynamický ztrátový výkon. Síla závady se v obvodu dynamicky ztrácí a je přímo úměrná spínací aktivitě. Ztrátový výkon závady je 20% - 70% z celkového ztrátového výkonu, a proto by měl být závada vyloučena pro design s nízkým výkonem.

K přepínací aktivitě dochází v důsledku přechodů signálu, které jsou dvou typů: funkční přechod a závada . Ztráta spínacího výkonu je přímo úměrná spínací aktivitě (α), kapacitní zátěži (C), napájecímu napětí (V) a hodinové frekvenci ( f ) jako:

P = α · C · V 2 · f

Přepínání aktivity znamená přechod na různé úrovně. Závady jsou závislé na přechodech signálu a více závad má za následek vyšší ztrátový výkon. Podle výše uvedené rovnice lze rozptyl spínacího výkonu regulovat řízením spínací aktivity (α), škálováním napětí atd.

Techniky redukce závad

Snížení aktivity přepínání

Jak již bylo řečeno, více přechodu má za následek více závad a tím i větší ztrátový výkon. Aby se minimalizoval výskyt závad, měla by být minimalizována aktivita přepínání. Například šedý kód lze použít v počítačích místo binárního kódu , protože každý přírůstek v šedém kódu převrátí pouze jeden bit.

Zmrazení brány

Zmrazení brány minimalizuje rozptýlení energie eliminací závad. Spoléhá se na dostupnost upravených standardních buněk knihovny , jako je takzvaná F-Gate . Tato metoda spočívá v transformaci bran s vysokou závadou na upravená zařízení, která filtrují závady, když je aplikován řídicí signál. Když je řídicí signál vysoký, F-brána funguje jako obvykle, ale když je řídicí signál nízký, výstup brány je odpojen od země. Výsledkem je, že jej nikdy nelze vybít na logiku 0 a zabrání se tak závadám.

Filtrování rizik a vyvážené zpoždění dráhy

Technika vyváženého zpoždění dráhy

Nebezpečí v digitálních obvodech jsou zbytečné přechody kvůli různým zpožděním cesty v obvodu. K řešení různých zpoždění cesty lze použít techniky vyváženého zpoždění cesty. Aby se zpoždění cesty rovnaly, vkládání vyrovnávací paměti se provádí na rychlejších cestách. Vyvážené zpoždění cesty zabrání závadám na výstupu.

Filtrování rizik je dalším způsobem, jak odstranit závady. Při filtrování nebezpečí se zpoždění šíření brány upravují. To má za následek vyvážení všech zpoždění cesty na výstupu.

Filtrování rizik je upřednostňováno před vyrovnáváním cest, protože vyvážení cest spotřebovává více energie kvůli vložení dalších vyrovnávacích pamětí.

Dimenzování brány

Pro vyvažování cest se používají techniky přenesení brány a zmenšení brány. Brána je nahrazena logicky ekvivalentní, ale jinak velkou buňkou, takže se změní zpoždění brány. Protože zvětšování velikosti brány také zvyšuje rozptyl energie, změna velikosti brány se používá pouze v případě, že energie ušetřená odstraněním závady je větší než rozptyl energie v důsledku zvětšení velikosti. Velikost brány ovlivňuje přechodové přechody, ale neovlivňuje funkční přechod.

Tranzistor s více prahovými hodnotami

Zpoždění brány je funkcí jejího prahového napětí . Jsou vybrány nekritické cesty a je zvýšeno prahové napětí bran v těchto drahách. To má za následek vyvážené zpoždění šíření podél různých cest konvergujících na přijímací bráně. Výkon je udržován, protože je určen časem vyžadovaným kritickou cestou. Vyšší prahové napětí také snižuje svodový proud cesty.

Viz také

Reference

Další čtení

  • Hyungoo, Lee; Hakgun, Shin; Juho, Kim (2004). "Odstranění závad pomocí zmrazení brány, dimenzování brány a vložení vyrovnávací paměti pro obvod optimalizace nízkého výkonu". 30. výroční konference společnosti IEEE Industrial Electronics Society, 2004. IECON 2004 . 3 . 2126–2131. doi : 10.1109 / IECON.2004.1432125 . ISBN 978-0-7803-8730-0. S2CID  21217122 .
  • Coudert, Olivier (září 1997). "Dimenzování brány pro omezené zpoždění / optimalizaci výkonu / oblasti". Transakce IEEE na systémech VLSI (Very Large Scale Integration) . 5 (4): 465–472. CiteSeerX  10.1.1.474.766 . doi : 10,1109 / 92,645073 .
  • Sapatnekar, Sachin S .; Chuang, Weitong, optimalizace zpoždění při dimenzování brány (PDF)
  • Shum, Warren; Anderson, Jason H. (2011), FPGA Glitch Power Analysis and Reduction , International Symposium on Low power electronics and design (ISLPED), s. 27–32
  • Zhanping, Chen; Liqiong, Wei; Kaushik, Roy (březen 1997), Snižování závad a únikové energie v nízkonapěťových obvodech CMOS , Purdue University School of Electrical and Computer Engineering

externí odkazy