Mikroprocesory IBM POWER - IBM POWER microprocessors

Společnost IBM má řadu vysoce výkonných mikroprocesorů s názvem POWER, po nichž následuje generace označující číslo, tj. POWER1 , POWER2 , POWER3 atd. Až po nejnovější Power10 . Tyto procesory používala společnost IBM v řadě serverů a superpočítačů řady RS/6000 , AS/400 , pSeries , iSeries , System p , System i a Power Systems . Byly také použity v zařízeních pro ukládání dat společností IBM a jinými výrobci serverů, jako jsou Bull a Hitachi .

Název „POWER“ byl původně představen jako zkratka pro „Performance Optimization With Enhanced RISC“.

Rodina procesorů POWER n byla vyvinuta na konci 80. let minulého století a téměř o 30 let později je stále v aktivním vývoji. Zpočátku využívali architekturu instrukční sady POWER (ISA), ale ta se vyvinula v PowerPC v dalších generacích a poté v Power ISA , takže moderní procesory POWER nepoužívají POWER ISA, ale používají Power ISA. V srpnu 2019 společnost IBM oznámila, že bude otevřeným zdrojem Power ISA. V rámci přesunu bylo také oznámeno, že administraci nadace OpenPOWER Foundation nyní bude zajišťovat Linux Foundation .

Dějiny

Počáteční vývoj

Výzkumný projekt 801

V roce 1974 zahájila společnost IBM projekt na vybudování počítače pro přepínání telefonů, který vyžadoval na tu dobu obrovský výpočetní výkon. Protože aplikace byla srovnatelně jednoduchá, tento stroj by potřeboval pouze provádět I/O , větve , přidávat registr registrů , přesouvat data mezi registry a pamětí a nepotřeboval by speciální instrukce k provádění těžké aritmetiky. Tato jednoduchá filozofie návrhu, kdy je každý krok složité operace specifikován výslovně jednou strojovou instrukcí a všechny instrukce jsou vyžadovány k dokončení ve stejném konstantním čase, by později začala být známá jako RISC . Když byl projekt telefonního přepínače zrušen, IBM ponechala návrh procesoru pro obecné účely a pojmenovala jej 801 podle stavby #801 ve výzkumném centru Thomas J. Watson .

Projekt Cheetah

V roce 1982 pokračovala společnost IBM ve zkoumání superskalárních limitů konstrukce 801 pomocí více prováděcích jednotek ke zlepšení výkonu a určování, zda stroj RISC dokáže udržovat více instrukcí za cyklus. V návrhu 801 bylo provedeno mnoho změn, aby bylo možné použít více prováděcích jednotek, a procesor Cheetah měl oddělené predikční větve , pevné body a prováděcí jednotky s plovoucí desetinnou čárkou . V roce 1984 byl zvolen CMOS, protože umožňoval zvýšení úrovně integrace obvodů při zlepšování výkonu tranzistorové logiky.

Projekt Amerika

V roce 1985 byl ve výzkumném centru IBM Thomas J. Watson Research Center zahájen výzkum architektury RISC druhé generace, který produkoval „architekturu AMERICA“; v roce 1986 společnost IBM Austin začala vyvíjet počítače řady RS/6000 založené na této architektuře. To se mělo stát prvními POWER procesory využívajícími první POWER ISA.

NAPÁJENÍ

Schéma ukazující vývoj různých POWER , PowerPC a Power ISA

V únoru 1990 byly první počítače od IBM, které začleňovaly POWER ISA, nazývány „RISC System/6000“ nebo RS/6000. Tyto počítače RS/6000 byly rozděleny do dvou tříd, pracovních stanic a serverů, a proto byly představeny jako POWERstation a POWERserver. CPU RS/6000 mělo 2 konfigurace, nazývané „RIOS-1“ a „RIOS.9“ (nebo běžněji CPU POWER1 ). Konfigurace RIOS-1 měla celkem 10 diskrétních čipů-čip instrukční mezipaměti, čip s pevným bodem, čip s plovoucí desetinnou čárkou, 4 datové čipy mezipaměti L1 , řídicí čip úložiště, vstupní/výstupní čipy a hodinový čip. Konfigurace RIOS.9 s nižšími náklady měla 8 diskrétních čipů-čip mezipaměti instrukcí, čip s pevným bodem, čip s plovoucí desetinnou čárkou, 2 čipy pro mezipaměť dat, čip pro řízení úložiště, vstupní/výstupní čip a hodinový čip.

POWER1 je první mikroprocesor, který používal přejmenování registru a spuštění mimo pořadí . Zjednodušená a méně výkonná verze 10čipového RIOS-1 byla vyrobena v roce 1992 a byla vyvinuta pro nižší řady RS/6000. Používal pouze jeden čip a nesl název „ RISC Single Chip “ nebo RSC .

Procesory POWER1

RIOS-1 -původní 10čipová verze
RIOS.9 -méně výkonná verze RIOS-1
POWER1+-rychlejší verze RIOS-1 vyrobená na základě redukovaného výrobního procesu
POWER1 ++ -ještě rychlejší verze RIOS-1
RSC -jednočipová implementace RIOS-1
RAD6000 -radiačně kalená verze RSC byla dána k dispozici především pro použití ve vesmíru; to byl velmi populární design a byl široce používán na mnoha vysoce postavených misích

VÝKON 2

IBM zahájilo úsilí procesoru POWER2 jako nástupce POWER1. Po přidání druhé jednotky s pevným bodem, druhé výkonné jednotky s plovoucí desetinnou čárkou a dalších výkonnostních vylepšení a nových instrukcí do designu, měl POWER2 ISA vedoucí výkon, když byl oznámen v listopadu 1993. POWER2 byl design s více čipy, ale IBM také vytvořila jeden čipový design, nazvaný POWER2 Super Chip nebo P2SC, který šel do vysoce výkonných serverů a superpočítačů. V době svého zavedení v roce 1996 byl P2SC největším procesorem s nejvyšším počtem tranzistorů v oboru a byl lídrem v operacích s pohyblivou řádovou čárkou.

Procesory POWER2

POWER2 - 6 až 8 čipů bylo namontováno na keramický vícečipový modul
POWER2+-levnější 6čipová verze POWER2 s podporou externích cache L2
P2SC - rychlejší a jednočipová verze POWER2
P2SC+ - ještě rychlejší verze nebo P2SC díky omezenému procesu výroby

PowerPC

V roce 1991, Apple hledal budoucí alternativu k Motorola ‚s 68000 založeném CISC platformy, a Motorola experimentoval s RISC platformou jeho vlastní, na 88000 . IBM se zapojila do diskuse a tito tři založili alianci AIM za účelem vybudování PowerPC ISA, silně založené na POWER ISA, ale s přírůstky od společností Apple a Motorola. Měla to být úplná 32/64 bitová architektura RISC, s příslibem, že bude sahat od velmi nízkých koncových vestavěných mikrokontrolérů po velmi špičkové superpočítačové a serverové aplikace.

Po dvou letech vývoje byla výsledná PowerPC ISA představena v roce 1993. Upravená verze architektury RSC, PowerPC přidala instrukce s plovoucí desetinnou čárkou s jednoduchou přesností a obecné pokyny pro násobení a dělení registru k registraci a odstranila některé funkce POWER. Přidala také 64bitovou verzi ISA a podporu pro SMP .

Projekt Amazon

V roce 1990 chtěla IBM sloučit architekturu serverů nižší a střední třídy, RS/6000 RISC ISA a AS/400 CISC ISA, do jednoho společného RISC ISA, který by mohl hostovat jak operační systémy IBM AIX, tak OS/400 . Stávající POWER a nadcházející ISP PowerPC byly týmem AS/400 považovány za nevhodné, proto bylo vyvinuto rozšíření 64bitové instrukční sady PowerPC s názvem PowerPC AS for Advances Series nebo Amazon Series . Později byly zahrnuty přírůstky od týmu RS/6000 a AIM Alliance PowerPC a do roku 2001, se zavedením POWER4, byly všechny spojeny do jedné architektury instrukční sady: PowerPC v.2.0.

VÝKON 3

POWER3 začal svůj život jako „PowerPC 630“, nástupce komerčně neúspěšného PowerPC 620 . Využíval kombinaci POWER2 ISA a 32/64bitové sady PowerPC ISA s podporou SMP a jednočipové implementace. To bylo do značné míry použito v počítačích IBM RS/6000, zatímco verze druhé generace, POWER3-II, byla prvním komerčně dostupným procesorem od IBM využívajícím měděná propojení . POWER3 byl posledním procesorem, který používal sadu instrukcí POWER; všechny následující modely používaly nějakou verzi instrukční sady PowerPC.

Procesory POWER3

POWER3 - Představený v roce 1998, kombinoval instrukční sady POWER a PowerPC.
POWER3-II -Rychlejší POWER3 vyrobený na základě procesu mědi na zmenšené velikosti.

VÝKON 4

POWER4 spojil 32/64 bitovou instrukční sadu PowerPC a 64bitovou instrukční sadu PowerPC AS z projektu Amazon do nové specifikace PowerPC v.2.0, čímž sjednotil rodiny počítačů IBM RS/6000 a AS/400. Kromě sjednocení různých platforem byl POWER4 také navržen tak, aby dosahoval velmi vysokých frekvencí a měl velké vyrovnávací paměti L2 na desce. Jednalo se o první komerčně dostupný vícejádrový procesor a dodával se ve verzích s jednou matricí i ve čtyřčipových vícečipových modulech. V roce 2002 IBM také vyrobila verzi POWER4 s sníženou cenou a funkcemi s názvem PowerPC 970 na žádost společnosti Apple.

Procesory POWER4

POWER4 - První dvoujádrový mikroprocesor a první procesor PowerPC, který dosáhl více než 1 GHz.
POWER4+ - Rychlejší POWER4 vyrobený na základě omezeného procesu.

VÝKON 5

Procesory POWER5 stavějí na oblíbeném POWER4 a do návrhu integrují simultánní vícevláknové zpracování, technologii, která byla průkopníkem v procesoru RS64-III založeném na PowerPC AS , a řadičích paměti on-die . Byl navržen pro hromadné zpracování více procesorů a dodával se ve vícečipových modulech s integrovanými velkými mezipaměti L3.

Procesory POWER5

POWER5 -Ikonické nastavení se čtyřmi čipy POWER5 a čtyřmi cache čipy L3 na velkém vícečipovém modulu.
POWER5+ - Rychlejší POWER5 vyrobený při redukovaném procesu, hlavně za účelem snížení spotřeby energie.

Napájení ISA

V roce 2004 byla založena společná organizace s názvem Power.org s cílem sjednotit a koordinovat budoucí vývoj specifikací PowerPC. Do té doby byla specifikace PowerPC roztříštěná, protože společnosti Freescale (rozená Motorola) a IBM se při svém vývoji vydaly různými cestami. Společnost Freescale upřednostnila 32bitové vestavěné aplikace a servery a superpočítače IBM. K dispozici byla také sbírka držitelů licence specifikací jako AMCC , Synopsys , Sony , Microsoft , PA Semi , CRAY a Xilinx, které potřebovaly koordinaci. Společnou snahou bylo nejen zefektivnit vývoj technologie, ale také zefektivnit marketing.

Nová architektura instrukční sady se jmenovala Power ISA a sloučila PowerPC v.2.02 z POWER5 se specifikací PowerPC Book E od Freescale a také některé související technologie, jako jsou Vector-Media Extensions známé pod značkou AltiVec (také VMX od IBM) a virtualizace hardwaru . Tento nový ISA se jmenoval Power ISA v.2.03 a POWER6 byl prvním špičkovým procesorem od IBM, který jej používal. Starší specifikace POWER a PowerPC neřešily a tyto instrukční sady byly od této chvíle definitivně zastaralé . Dnes neexistuje žádný aktivní vývoj na žádném typu procesoru, který by používal tyto starší instrukční sady.

VÝKON 6

POWER6 byl plodem ambicí projektu eCLipz , který spojil instrukční sady I (AS/400), P (RS/6000) a Z (Mainframe) pod jednu společnou platformu. Já a P jsme již spojili s POWER4, ale úsilí eCLipz nezahrnovalo architekturu z/Architecture založenou na CISC a kde se procesor z10 stal sourozencem eCLipz POWER6. z/Architecture dodnes zůstává samostatnou konstrukční stopou, která nijak nesouvisí s instrukční sadou Power ISA.

Díky eCLipz je POWER6 neobvyklým designem, protože je zaměřen na velmi vysoké frekvence a obětován mimo provoz, což je funkce pro procesory POWER a PowerPC od jejich vzniku. POWER6 také představil desítkovou jednotku s plovoucí desetinnou čárkou Power ISA, něco, co sdílí se z/Architecture.

S POWER6 v roce 2008 IBM sloučila dřívější rodiny serverů a pracovních stanic System p a System i do jedné rodiny s názvem Power Systems . Stroje Power Systems mohou provozovat různé operační systémy, jako je AIX, Linux a IBM i .

Procesory POWER6

POWER6 - dosáhlo 5 GHz; je dodáván v modulech s jediným čipem a v MCM se dvěma čipy L3 cache.
POWER6+ - Drobná aktualizace, vyrobená stejným způsobem jako POWER6.

SÍLA 7

Symetrický víceprocesorový design POWER7 byl podstatnou evolucí oproti designu POWER6 a více se zaměřil na energetickou účinnost prostřednictvím více jader, simultánního multithreadingu (SMT), provádění mimo pořadí a velkých vyrovnávacích pamětí eDRAM L3 na desce. Osmijádrový čip by mohl provádět 32 vláken paralelně a má režim, ve kterém by mohl deaktivovat jádra, aby dosáhl vyšších frekvencí pro ty, které zůstaly. Využívá novou vysoce výkonnou jednotku s plovoucí desetinnou čárkou s názvem VSX, která spojuje funkčnost tradiční FPU s AltiVec. I když POWER7 běží na nižších frekvencích než POWER6, každé jádro POWER7 fungovalo rychleji než jeho protějšek POWER6.

Procesory POWER7

POWER7 -Dodává se v jednočipových modulech nebo v čtyřčipových konfiguracích MCM pro superpočítačové aplikace.
POWER7+ - Zmenšený výrobní proces a zvýšená mezipaměť a frekvence L3.

VÝKON 8

POWER8 je 4jádrový 12jádrový procesor s 8 hardwarovými vlákny na jádro pro celkem 96 vláken paralelního spouštění. Využívá 96 MB mezipaměti eDRAM L3 na čipu a 128 MB off-chip mezipaměti L4 a novou rozšiřující sběrnici s názvem CAPI, která běží na PCIe a nahrazuje starší sběrnici GX . Sběrnici CAPI lze použít k připojení vyhrazených off-chip akcelerátorových čipů, jako jsou GPU , ASIC a FPGA . IBM uvádí, že je dvakrát až třikrát rychlejší než jeho předchůdce POWER7.

Poprvé byl postaven na 22 nanometrovém procesu v roce 2014. V prosinci 2012 začala společnost IBM odesílat opravy verze 3.8 jádra Linux , aby podporovala nové funkce POWER8 včetně pokynů VSX-2.

SÍLA 9

Podle návrhu Williama Starkeho, systémového architekta procesoru POWER8, strávila společnost IBM poměrně dlouho při navrhování procesoru POWER9. POWER9 je první včlenit prvky Power ISA verze 3.0, která byla vydána v prosinci 2015, a to včetně pokynů VSX-3, a také obsahuje podporu pro Nvidia s NVLink technologie sběrnice.

United States Department of Energy společně s Oak Ridge National Laboratory a Lawrence Livermore National Laboratory smlouvu IBM a Nvidia postavit dva superpočítače, v Sierra a summitu , které jsou založeny na procesorech POWER9 spojené s Nvidia Volta GPU. Sierra šel online v roce 2017 a summit v roce 2018.

POWER9, který byl zahájen v roce 2017, je vyroben s použitím 14 nm FinFET proces, a je dodáván ve čtyřech provedeních, dva 24 jádrové SMT4 verze určené k použití PowerNV na stupnici nahoru a škálování aplikací, a dva 12 jádrové SMT8 verze určené k použití PowerVM pro aplikace zvětšování a zmenšování. Možná bude v budoucnu více verzí, protože architektura POWER9 je otevřena pro licencování a úpravy členy OpenPOWER Foundation .

Výkon 10

Power10 je procesor představený v září 2021. Důraz je kladen na velmi vysoký počet jader a vysoký výkon I/O. Je postaven na technologii 7 nm.

Zařízení

název	obraz	JE	Bity	Jádra	Fab	Tranzistory	Velikost matrice	L1	L2	L3	Hodiny	Balík	Představeno
RIOS-1		NAPÁJENÍ	32 bitů	1	1,0 μm	6,9 mil	1284 mm ²	8 KB I 64 KB D	není k dispozici	není k dispozici	20–30 MHz	10 čipů v CPGA na PCB	1990
RIOS.9		NAPÁJENÍ	32 bitů	1	1,0 μm	6,9 mil		8 KB I 32 KB D	není k dispozici	není k dispozici	20–30 MHz	8 čipů v CPGA na PCB	1990
POWER1+		NAPÁJENÍ	32 bitů	1		6,9 mil		8 KB I 64 KB D	není k dispozici	není k dispozici	25–41,6 MHz	8 čipů v CPGA na PCB	1991
VÝKON 1 ++		NAPÁJENÍ	32 bitů	1		6,9 mil		8 KB I 64 KB D	není k dispozici	není k dispozici	25–62,5 MHz	8 čipů v CPGA na PCB	1992
RSC		NAPÁJENÍ	32 bitů	1	0,8 μm	1 M	226,5 mm ²	8 KB sjednoceno	není k dispozici	není k dispozici	33–45 MHz	201 pinů CPGA	1992
VÝKON 2		VÝKON 2	32 bitů	1	0,72 μm	23 M	1042,5 mm ² 819 mm ²	32 KB I 128–265 KB D	není k dispozici	není k dispozici	55–71,5 MHz	6–8 matric na keramickém 734 pinovém MCM	1993
POWER2+		VÝKON 2	32 bitů	1	0,72 μm	23 M	819 mm ²	32 KB I 64–128 KB D	0,5–2 MB externí	není k dispozici	55–71,5 MHz	6 čipů v CBGA na PCB	1994
P2SC		VÝKON 2	32 bitů	1	0,29 μm	15 M	335 mm ²	32 KB I 128 KB D	není k dispozici	není k dispozici	120–135 MHz	CCGA	1996
P2SC+		VÝKON 2	32 bitů	1	0,25 μm	15 M	256 mm ²	32 KB I 128 KB D	není k dispozici	není k dispozici	160 MHz	CCGA	1997
6 000 RAD		NAPÁJENÍ	32 bitů	1	0,5 μm	1,1 mil		8 KB sjednoceno	není k dispozici	není k dispozici	20–33 MHz	Rad tvrdě	1997
VÝKON 3		POWER2 PowerPC 1.1	64 bitů	1	0,35 μm	15 M	270 mm ²	32 KB I 64 KB D	1–16 MB externí	není k dispozici	200–222 MHz	1088 pinů CLGA	1998
POWER3-II		POWER2 PowerPC 1.1	64 bitů	1	0,25 μm Cu	23 M	170 mm ²	32 KB I 64 KB D	1–16 MB externí	není k dispozici	333–450 MHz	1088 pinů CLGA	1999
VÝKON 4		PowerPC 2,00 PowerPC-AS	64 bitů	2	180 nm	174 M	412 mm ²	64 KB I 32 KB D na jádro	1,41 MB na jádro	32 MB externí	1–1,3 GHz	1024 pin CLGA keramický MCM	2001
POWER4+		PowerPC 2.01 PowerPC-AS	64 bitů	2	130 nm	184 m	267 mm ²	64 KB I 32 KB D na jádro	1,41 MB na čip	32 MB externí	1,2–1,9 GHz	1024 pin CLGA keramický MCM	2002
VÝKON 5		PowerPC 2.02 Power ISA 2.03	64 bitů	2	130 nm	276 mil	389 mm ²	32 KB I 32 KB D na jádro	1,875 MB na čip	32 MB externí	1,5–1,9 GHz	keramický DCM keramický MCM	2004
POWER5+		PowerPC 2.02 Power ISA 2.03	64 bitů	2	90 nm	276 mil	243 mm ²	32 KB I 32 KB D na jádro	1,875 MB na čip	32 MB externí	1,5–2,3 GHz	keramický DCM keramický QCM keramický MCM	2005
VÝKON 6		Výkon ISA 2.03	64 bitů	2	65 nm	790 mil	341 mm ²	64 KB I 64 KB D na jádro	4 MB na jádro	32 MB externí	3,6–5 GHz	CLGA OLGA	2007
POWER6+		Výkon ISA 2.03	64 bitů	2	65 nm	790 mil	341 mm ²	64 KB I 64 KB D na jádro	4 MB na jádro	32 MB externí	3,6–5 GHz	CLGA OLGA	2009
SÍLA 7		Výkon ISA 2.06	64 bitů	8	45 nm	1,2 B	567 mm ²	32 KB I 32 KB D na jádro	256 kB na jádro	32 MB na čip	2,4–4,25 GHz	CLGA OLGA organický QCM	2010
POWER7+		Výkon ISA 2.06	64 bitů	8	32 nm	2,1 B	567 mm ²	32 KB I 32 KB D na jádro	256 kB na jádro	80 MB na čip	2,4–4,4 GHz	OLGA organický DCM	2012
VÝKON 8		Výkon ISA 2.07	64 bitů	6 12	22 nm	?? 4,2 B	362 mm ² 649 mm ²	32 KB I 64 KB D na jádro	512 kB na jádro	48 MB 96 MB na čip	2,75–4,2 GHz	OLGA DCM OLGA SCM	2014
POWER8 s NVLink		Výkon ISA 2.07	64 bitů	12	22 nm	4,2 B	659 mm ²	32 KB I 64 KB D na jádro	512 kB na jádro	48 MB 96 MB na čip	3,26 GHz	OLGA SCM	2016
POWER9 SU		Napájení ISA 3.0	64 bitů	12 24	14 nm	8 B		32 KB I 64 KB D na jádro	512 kB na jádro	120 MB na čip	~ 4 GHz		2017
Výkon 10		Napájení ISA 3.1	64 bitů	15 30	7 nm	18 B	602 mm ²	48 KB I 32 KB D na jádro	2 MB na jádro	120 MB na čip	3,5 až 4 GHz	OLGA SCM OLGA DCM	2021
název	obraz	JE	Bity	Jádra	Fab	Tranzistory	Velikost matrice	L1	L2	L3	Hodiny	Balík	Představeno

Viz také

Reference

externí odkazy

IBM oznámila investici 1 miliardy USD Linuxu do Power Systems ( LWN.net )

Languages

In other projects