Integrovaný obvod layout - Integrated circuit layout


z Wikipedie, otevřené encyklopedie
Rozložení pohled jednoduché CMOS operační zesilovač

Integrovaný obvod realizován , také známá uspořádání IC , IC maska rozložení , nebo maska konstrukce , je reprezentace integrovaného obvodu , pokud jde o rovinných geometrických tvarů , které odpovídají vzorci kovu , oxidů , nebo polovodičových vrstev, které tvoří součásti z integrovaný obvod.

Při použití standardní proces-kde interakce z mnoha chemické, tepelné a fotografické proměnných je známá a pečlivě řízené-chování konečného integrovaného obvodu do značné míry závisí na poloze a propojení jednotlivých geometrických tvarů. Pomocí počítačem podporovaného layout nástroj, rozvržení inženýr nebo rozvržení Inženýr-místa a spojuje všechny komponenty, které tvoří čip tak, že splňují určitá kritéria, obvykle ne: performance, velikosti, hustoty a zpracovatelnost. Tato praxe je často rozdělil mezi dvěma primárními rozvržení disciplín: analogové a digitální.

Vygenerovaný uspořádání musí projít řadou kontrol v procesu známém jako fyzické ověřování. Mezi nejčastější kontroly v tomto ověřovacím procesu jsou

Když všechno ověření dokončen, data je přeložen do formátu standardního, typicky GDSII a poslán do polovodičové slévárny. Proces odesílání těchto dat do slévárny se nazývá tapeout protože použité údaje, které mají být dodáván na magnetickou pásku. Slévárenský převádí data do jiného formátu a používá ho pro generování šablonech používané v fotolitografickým procesem výroby polovodičových součástek .

V dřívějších, jednodušší dnech IC design, layout se provádí ručně pomocí neprůhledné pásky a filmy, stejně jako v prvních dnech s plošnými spoji (PCB) návrhu. Moderní dispozice IC se provádí pomocí IC layout editor software, většinou automaticky pomocí EDA nástrojů , včetně místa a trasy nástrojů nebo schematických poháněné uspořádání nástrojů. Ruční provoz výběru a umístění geometrické tvary se neformálně známý jako „ polygon tlačí“.

viz též

Reference

Další čtení