Intel 4040 - Intel 4040
Obecná informace | |
---|---|
Spuštěno | 1974 |
Přerušeno | 1981 |
Běžní výrobci | |
Výkon | |
Max. Taktovací frekvence CPU | 500 kHz až 740 kHz |
Šířka dat | 4 bity |
Šířka adresy | 12 bitů (multiplexní) |
Architektura a klasifikace | |
Min. velikost funkce | 10 μm |
Instrukční sada | 4bitové BCD orientované |
Fyzické specifikace | |
Tranzistory | |
Balíčky | |
Zásuvka | |
Dějiny | |
Předchůdce | Intel 4004 |
Nástupce | žádný (Intel ukončil své 4bitové procesory po 4040.) |
Intel 4040 mikroprocesor byl nástupcem Intel 4004 . Byl představen v roce 1974. 4040 používal 10 μm technologii PMOS pro vylepšení zátěže křemíkovou branou , byl tvořen 3 000 tranzistory a dokázal vykonat přibližně 62 000 instrukcí za sekundu . Obecný výkon, rozvržení sběrnice a sada instrukcí byla identická s 4004, přičemž hlavní vylepšení spočívala v přidání dalších linek a instrukcí k rozpoznávání a obsluze přerušení a hardwarových příkazů Halt/Stop (druhý umožňující operátorem řízené jednostupňové ladění) účely), rozšířený interní zásobník a obecný registrační prostor "Index" pro zpracování vnoření několika podprogramů a/nebo přerušení, plus zdvojnásobení rozsahu adres ROM programu .
Nové vlastnosti
- Přerušení
- Single Stepping plus HALTing jak hardwaru, tak softwaru.
- Pohotovostní režim s nízkým výkonem
Rozšíření
|
- Sada instrukcí byla rozšířena na 60 instrukcí (14 nových instrukcí bylo přidáno ke stávajícím 46 instrukcím, které se zabývaly hlavně zpracováním přerušení, zastavením/jednoduchým krokováním a přepínáním bank ROM)
- Programová paměť (ROM) se rozšířila na 8 kB (13bitový adresní prostor) pomocí přepínání bank (původní výběr jednoho čipu 4004 rozšířen na dva vzájemně se vylučující řádky)
- Registry rozšířeny na 24 (8 přidáno do 16 stávajících 4bitových širokoúhlých sad „Index Register“ pro obecné účely, hlavně pro použití s přerušovacím zpracováním)
- Zásobník podprogramů/přerušení rozšířen na 7 úrovní (pomocí vyhrazených interních registrů)
Charakteristika
- Datová sběrnice: 4bitová
- Adresová sběrnice: 12bitová pro ROM (multiplexovaná na datovou sběrnici; přenos adres trval tři cykly sběrnice, stejně jako v 4004), efektivně 13bitová s použitím příkazů přepínání bank; efektivně 10bitové nebo 8bitové pro RAM (8bitová přímá adresa plus jedna ze čtyř, tj. 2bitový ekvivalent, výběr banky; dalších 256 „stavových“ paměťových míst vyžadovalo použití I/O příkazů ke čtení nebo zápis z celkového 8bitového adresního prostoru)
- Napětí: -15V DC
- Provozní frekvence: 500 až 740 kHz hlavní hodiny (2fázové, překrývající se); 62500 až 92500 8hodinových strojových cyklů za sekundu, přičemž každá instrukce vyžaduje jeden nebo dva strojové cykly pro čtení a spuštění, což znamená hrubý průměr 62 kIPS při 740 kHz se stejnou směsí.
- Výkon: Udávaná doba provedení ~ 850 µs pro přidání dvou 32bitových (8místných BCD) čísel, nebo přibližně 1175 takových operací za sekundu a přibližně 10 strojových cyklů na číselný pár.
Designéři
Federico Faggin navrhl projekt, zformuloval architekturu a vedl návrh. Podrobný návrh provedl Tom Innes (Tinnes z Bristolu).
Nové podpůrné čipy
- 3216 a 3226 4bitové ovladače paralelní sběrnice
- 4101-256 x 4bitová statická RAM
- 4201 - Generátor hodin, 500 až 740 kHz, s použitím krystalů 4 000 až 5,185 MHz
- 4207-8bitový výstupní port pro obecné účely
- 4209-8bitový vstupní port pro obecné účely
- 4211-8bitový I/O port pro všeobecné použití
- 4265 - Programovatelné univerzální vstupy a výstupy
- 4269 - Programovatelná klávesnice/displej
- 4289 - Standardní paměťové rozhraní (nahrazuje 4008/4009)
- 4308-1K x 8bitová ROM plus 4 x 4bitové IO porty
- 4316-2K x 8bitová ROM
- 4702-256 x 8bitová EPROM