Uspořádání integrovaných obvodů - Integrated circuit layout
Integrovaný obvod realizován , také známá uspořádání IC , IC maska rozložení , nebo maska konstrukce , je reprezentace integrovaného obvodu , pokud jde o rovinných geometrických tvarů , které odpovídají obecným vzorcům kovů , oxidů , nebo polovodičových vrstev, které tvoří součásti z integrovaný obvod. Původně byl celkový proces nazýván tapeout, protože historicky časné integrované obvody používaly grafickou černou krepovou pásku na mylarovém médiu pro zobrazování fotografií (mylně se předpokládalo, že odkazují na magnetická data - foto proces značně předcházel magnetickému médiu).
Při použití standardního procesu - kde je známá a pečlivě kontrolována interakce mnoha chemických, tepelných a fotografických proměnných - závisí chování konečného integrovaného obvodu do značné míry na polohách a propojeních geometrických tvarů. Pomocí počítačově podporovaného nástroje pro rozvržení umístí inženýr rozvržení - nebo technik rozvržení - všechny komponenty, které tvoří čip, a spojí je tak, aby splňovaly určitá kritéria - obvykle: výkon, velikost, hustota a vyrobitelnost. Tato praxe je často rozdělena mezi dvě primární dispoziční disciplíny: analogovou a digitální.
Vygenerované rozložení musí projít řadou kontrol v procesu známém jako fyzické ověření. Nejběžnější kontroly v tomto procesu ověření jsou
- kontrola návrhových pravidel (DRC) ,
- layout versus schematic (LVS) ,
- parazitická extrakce ,
- kontrola pravidla antény a
- elektrická kontrola pravidel (ERC) .
Po dokončení veškerého ověření se použije následné zpracování rozložení, kde jsou data také přeložena do standardního formátu, obvykle GDSII , a odeslána do slévárny polovodičů . Milníkové dokončení procesu rozvržení odesílání těchto dat do slévárny se nyní hovorově nazývá „ tapeout “. Slévárna převádí data na data masky a používá je ke generování fotomasek používaných ve fotolitografickém procesu výroby polovodičových součástek .
V dřívějších, jednodušších dobách návrhu IC, bylo rozvržení prováděno ručně pomocí neprůhledných pásek a filmů, což je evoluce odvozená od počátků designu desek plošných spojů (PCB) - pásky .
Moderní rozvržení IC se provádí pomocí softwaru editoru rozvržení IC , většinou automaticky pomocí nástrojů EDA , včetně nástrojů pro umístění a směrování nebo nástrojů pro rozvržení řízených schématem . Obvykle se jedná o knihovnu standardních buněk .
Ruční operace výběru a umístění geometrických tvarů je neformálně známá jako „ polygon push“.
Viz také
- Propojení (integrované obvody)
- Fyzický design (elektronika)
- Tištěný spoj
- Design integrovaného obvodu
Reference
Další čtení
- Clein, D. (2000). Rozložení IC CMOS . Noví. ISBN 0-7506-7194-7
- Hastings, A. (2005). The Art of Analog Layout . Prentice Hall. ISBN 0-13-146410-8
- Lienig, J., Scheible, J. (2020). Základy návrhu rozvržení elektronických obvodů . Springer. doi : 10.1007 / 978-3-030-39284-0 . ISBN 978-3-030-39284-0.CS1 maint: více jmen: seznam autorů ( odkaz )
- Saint, Ch. a J. (2002). Základy rozvržení IC . McGraw-Hill. ISBN 0-07-138625-4