Nízký počet pinů - Low Pin Count

Nízký počet pinů
Nízký počet pinů
Rok vytvoření 1998
Vytvořil Intel
Nahrazuje Průmyslová standardní architektura
Nahrazen Vylepšená sběrnice sériového periferního rozhraní (2016)
Šířka v bitech 4
Rychlost 33 MHz
Styl Paralelní
Rozhraní hotplugging Ne
Externí rozhraní Ne
Low Pin Count rozhraní Winbond čip
Důvěryhodný modul platformy nainstalovaný na základní desce a využívající sběrnici LPC

Count Low Pin ( LPC ) sběrnice je počítač autobus použit na IBM kompatibilních s osobními počítači připojit zařízení s malou šířkou pásma na CPU , jako je BIOS ROM (BIOS ROM byl přesunut do Serial Peripheral Interface (SPI) autobusu v roce 2006 ), „starší“ I / O zařízení (integrovaná do Super I / O , integrovaného řadiče nebo čipu IPMI ) a modul Trusted Platform Module (TPM). „Odkaz“ I / O zařízení obvykle obsahují sériové a paralelní porty, PS / 2 klávesnice , PS / 2 myši , a řadič disketové .

Většina základních desek PC se sběrnicí LPC má buď Platform Controller Hub (PCH) nebo čip Southbridge , který funguje jako hostitel a řídí sběrnici LPC. Všechna ostatní zařízení připojená k fyzickým vodičům sběrnice LPC jsou periferní zařízení.

Přehled

Schéma ukazující sběrnici LPC spojující southbridge, flash ROM a čip Super I / O

Sběrnice LPC byla společností Intel představena v roce 1998 jako softwarově kompatibilní náhrada za sběrnici Industry Standard Architecture (ISA). Podobá se softwaru ISA, i když fyzicky je zcela odlišný. Sběrnice ISA má 16bitovou datovou sběrnici a 24bitovou adresovou sběrnici, které lze použít jak pro 16bitové adresy I / O portů, tak pro 24bitové adresy paměti; oba běží rychlostí až 8,33  MHz . LPC sběrnice využívá silně multiplex- čtyři-bit -Široký sběrnice pracující při čtyřnásobku taktovací frekvenci (33,3 MHz) k převodu adres a dat s podobným výkonem.

Hlavní výhodou LPC je, že základní sběrnice vyžaduje pouze sedm signálů, což výrazně snižuje počet pinů požadovaných na periferních čipech. Integrovaný obvod využívající LPC bude potřebovat o 30 až 72 kolíků méně než jeho ekvivalent ISA. Je také snazší směrovat na moderní základní desky, které jsou často docela přeplněné. Rychlost hodin byla zvolena tak, aby odpovídala rychlosti PCI, aby se dále usnadnila integrace. LPC má být také pouze sběrnicí základní desky. Není definován žádný konektor a nejsou k dispozici žádné LPC periferní dceřiné desky, s výjimkou modulů Trusted Platform Modules (TPM) s dceřinou deskou TPM, jejíž vývod je vlastnictvím dodavatele základní desky a karet POST pro zobrazování diagnostických kódů systému BIOS. Zjištění zařízení není podporováno; protože jsou připojena pouze zařízení základní desky nebo konkrétní modely TPM, hostitelský firmware (BIOS, UEFI ) bude obsahovat statický popis všech zařízení a jejich I / O adres, jejichž přítomnost se na konkrétní základní desce očekává.

Signály

Specifikace LPC definuje sedm povinných signálů požadovaných pro obousměrný přenos dat:

  • LCLK : takt 33,3 MHz, poskytovaný hostitelem. Může být připojen k konvenčním hodinám PCI (PCICLK), což nevyžaduje vyhrazený pin na hostiteli (jižní můstek).
  • LRESET # : Reset aktivní sběrnice nízkého napětí . Může být připojen k PCIRST #.
  • LFRAME # : Tento signál aktivního minima označuje začátek transakce sběrnice LPC. Řízeno pouze hostitelem.
  • LAD [3: 0] : Tyto čtyři obousměrné signály přenášejí multiplexovanou adresu, data a další informace. Stejně jako předchozí dva řídicí signály mají tyto signály na sobě slabé pull-up rezistory , takže zůstanou ve stavu všeho, pokud nebudou aktivně poháněny zařízením.

Je definováno šest dalších signálů, které jsou volitelné pro LPC zařízení, která nevyžadují svou funkčnost, ale podpora pro první dva je pro hostitele povinná:

  • LDRQ # : požadavek DMA / sběrnice master. Jedná se o výstup ze zařízení, které chce provádět přímý přístup do paměti, a to buď prostřednictvím řadiče DMA kompatibilního s Intel 8237 , nebo hlavního protokolu sběrnice specifického pro LPC. Hostitel musí poskytnout jeden odpovídající vstupní kolík na každé zařízení, které jej potřebuje (minimálně dva).
  • SERIRQ : Serializovaný signál přerušení kompatibilní s Intel 8259 . Jedna linka je sdílena všemi zařízeními LPC a hostitelem.
  • CLKRUN # : Signál otevřeného kolektoru používaný k restartování hodin v systémech, které jej mohou zastavit kvůli řízení spotřeby. Není vyžadováno, pokud hostitel nezastaví hodiny. Může být připojen k ekvivalentnímu signálu PCI.
  • LPME # : Událost správy napájení s otevřeným kolektorem, která probudí systém z režimu spánku. Ekvivalent signálu sběrnice PCI PME #.
  • LPCPD # : Volitelný výstup z hostitele, který varuje zařízení LPC, že se má odebrat napájení a nemělo by provádět žádné přerušení nebo požadavky DMA.
  • LSMI # : Žádost o přerušení správy systému . To je vyžadováno pouze v případě, že LPC zařízení potřebuje spustit SMI # v reakci na přístup na sběrnici (např. K provedení softwarové emulace chybějící hardwarové periferie). Jinak lze k vyžádání SMI použít pomalejší protokol SERIRQ.

Načasování a výkon

Sběrnice LPC odvozuje své elektrické konvence od konvenčních PCI . Zejména sdílí omezení, že jsou zapotřebí dva cykly nečinnosti, aby se „otočil“ jakýkoli signál sběrnice, takže „mluví“ jiné zařízení. V první je autobus aktivně poháněn vysoko. Ve druhém je sběrnice neodpojená a je udržována vysoko pomocí vytahovacích odporů. Nové zařízení může začít odesílat data po sběrnici ve třetím cyklu. LPC operace tráví velkou část svého času prováděním takových obratů.

Jak již bylo zmíněno, sběrnice LPC je navržena tak, aby měla podobný výkon jako sběrnice ISA. Přesné rychlosti přenosu dat závisí na typu prováděného přístupu na sběrnici (I / O, paměť, DMA , firmware ) a na rychlosti hostitele a zařízení LPC. Všechny cykly sběrnice kromě 128bajtového cyklu čtení firmwaru, ve kterém se 256 z 273 taktovacích hodin spotřebovaných tímto cyklem skutečně používá k přenosu dat k získání propustnosti 15,63 MB / s, tráví většinu času spíše režií než přenos dat. Další nejrychlejší sběrnicový cyklus, 32bitový cyklus zápisu DMA ve stylu ISA, který je definován v této normě, může přenášet až 6,67 MB / s, protože pouze 8 z 20 taktovacích hodin použitých v tomto sběrnicovém cyklu skutečně přenáší data se zbytkem z cyklů jsou režijní náklady.

Jedním z nejpomalejších cyklů sběrnice je jednoduchá paměť pro čtení nebo zápis, kdy pouze 2 ze 17 hodin tikají (plus všechny stavy čekání uložené zařízením) přenášejí data, a to s přenosovou rychlostí 1,96 MB / s.

Aplikace

Společnost Intel navrhla sběrnici LPC tak, aby mohl být obraz systému BIOS uložen v jediném paměťovém čipu flash přímo připojeném ke sběrnici LPC. Společnost Intel také umožnila umístit obrázky operačního systému a softwarové aplikace na jeden paměťový čip Flash přímo připojený ke sběrnici LPC, jako alternativu k paralelnímu portu ATA .

CPLD nebo FPGA může realizovat hostitele LPC nebo periferní.

Původní herní konzole Xbox má port pro ladění LPC, který lze použít k vynucení spuštění nového kódu ze zařízení Xbox.

Provoz kompatibilní s ISA

Všechny transakce sběrnice LPC jsou iniciovány hostitelem krátce s nízkým LFRAME #, alespoň po dobu jednoho cyklu. Během posledního cyklu s nízkým LFRAME # (označovaným jako pole START) hostitelská jednotka LAD [3: 0] na všechny nuly, což znamená, že bude následovat transakce kompatibilní s ISA. Během prvního cyklu s opět vysokou hodnotou LFRAME # hostitel řídí pole „typ / směr cyklu“ (CTDIR): tři bity označující typ (I / O, paměť nebo DMA) a směr (čtení ze zařízení nebo zápis do zařízení) přenosu. Obvykle následuje pole adresy přenosu. Velikost adresy závisí na typu cyklu:

  • Pro I / O přístup je adresa 16 bitů, nejdříve se přenáší nejvýznamnější okusování během 4 cyklů.
  • Pro přístup do systémové paměti je adresa 32 bitů, přičemž nejvýznamnější nibble se přenáší nejdříve během 8 cyklů.
  • Přístupy typu DMA ve stylu ISA nemají adresu jako takovou , ale dva hodinové cykly přenášejí nibble obsahující číslo kanálu DMA a druhý nibble udávající velikost přenosu. Adresa paměti je naprogramována do řadiče DMA ve stylu ISA v čipové sadě nebo CPU mimo sběrnici LPC. Viz část o DMA níže.

ISA kompatibilní čte a zapisuje

Přístupy do paměti a I / O jsou povoleny pouze jako jednobajtové přístupy.

Pro zápis je za výše popsanou adresou následováno datové pole, 8 bitů přenesených s nejméně významným okusováním nejprve během dvou cyklů.

Poté hostitel předá sběrnici zařízení. Tento obrat trvá dva cykly a funguje stejně jako konvenční řídicí signály sběrnice PCI: pro jeden cyklus řídí hostitel LAD linky vysoko (1111). Během druhého cyklu hostitel přestane řídit linky, i když zůstávají vysoké kvůli vytahovacím odporům. Zařízení může řídit linky počínaje třetím cyklem.

Po každém otočení zařízení je minimálně jeden cyklus SYNC. Číslo je variabilní, pod kontrolou zařízení lze přidat tolik stavů čekání, kolik potřebuje. Bitové vzory 0101 a 0110 naznačují, že synchronizační cykly budou pokračovat. Čekání končí, když zařízení na jeden cyklus řídí vzor 0000 (připraveno) nebo 1010 (chyba) na sběrnici LAD.

V případě čtení následuje 8 bitů dat, přenášená nejméně významná nibble nejprve během dvou cyklů, stejně jako u zápisu.

Zařízení poté znovu otočí sběrnici na hostitele (přičemž trvá další dva cykly) a přenos je dokončen; hostitel může v dalším cyklu odeslat pole START dalšího přenosu.

Pokud se hostitel pokusí o přenos na nepoužívanou adresu, žádné zařízení nebude řídit cykly SYNC a hostitel uvidí 1111 na sběrnici LAD. Poté, co viděl tři cykly 1111 (dva cykly jsou povoleny, kromě dvou cyklů otočení, aby pomalé zařízení dekódovalo adresu a začalo řídit SYNC vzory), hostitel přeruší operaci.

ISA kompatibilní DMA

Platform Controller Hub (PCH), čip nebo Southbridge čip se chová jako hostitel a řídí LPC sběrnici. Funguje také jako centrální řadič DMA pro zařízení na této sběrnici, pokud je řadič paměti v čipové sadě. V CPU, které obsahují své vlastní řadiče paměti, je řadič DMA umístěn v CPU. Pro kompatibilitu se softwarem původně napsaným pro systémy se sběrnicí ISA obsahuje řadič DMA obvodové ekvivalenty „starších“ integrovaných periferií architektury IBM PC / AT , jako jsou dva programovatelné řadiče přerušení , programovatelný intervalový časovač a dva ISA Řadiče DMA , které jsou všechny zapojeny do „ stylu DMA ve stylu ISA “.

DMA kompatibilní s ISA používá na hostiteli řadič DMA kompatibilní s Intel 8237, který sleduje umístění a délku vyrovnávací paměti paměti, stejně jako směr přenosu. Zařízení jednoduše požaduje službu z daného čísla kanálu DMA a hostitel provede přístup DMA na sběrnici LPC.

Požadavky DMA se provádějí pomocí signálu LDRQ # zařízení. Za normálních okolností může zařízení indikovat přechod na lince DRQ kompatibilní s ISA zasláním 6bitového požadavku: startovací bit 0, číslo 3bitového kanálu DMA (nejdříve nejvýznamnější bit), jeden bit nové úrovně požadavku ( téměř vždy 1, což znamená, že je vyžadován přenos DMA) a poslední 1 stop bit. Hostitel poté provede cyklus DMA. DMA cykly jsou pojmenovány na základě přístupu do paměti, takže „čtení“ je přenos z paměti do zařízení a „zápis“ je přenos ze zařízení do paměti.

„Adresa“ se skládá ze dvou cyklů: 3bitového čísla kanálu a indikace počtu 1bitového terminálu (pin TC sběrnice ISA nebo výstup EOP # 8237), po kterém následuje 2bitová velikost přenosu.

Ve výchozím nastavení kanály DMA 0–3 provádějí 8bitové převody a kanál 5–7 provádí 16bitové převody; ale rozšíření specifické pro LPC umožňuje 1, 2 nebo 4 bajtové přenosy na libovolný kanál. Když se provádí vícebajtový přenos, má každý bajt své vlastní pole SYNC, jak je popsáno níže. Přenosy DMA umožňují další hodnotu pole SYNC: vzor 1001 označuje, že zařízení je připraveno na aktuální bajt a také si přeje přenést více bajtů. Standardní „připravený“ vzor 0000 označuje, že se jedná o poslední bajt.

Normální SYNC "připravený" vzor 0000 (nebo chybový vzor 1010) vyžaduje, aby hostitel zastavil DMA po bezprostředně následujícím bajtu, dokud zařízení nevydá další požadavek DMA prostřednictvím signálu LDRQ #. Vzor 1001 označuje, že hostitel by měl považovat požadavek DMA zařízení za stále aktivní; hostitel bude pokračovat se zbývajícími bajty v tomto přenosu nebo zahájí další přenos, podle potřeby, bez samostatného požadavku prostřednictvím LDRQ #.

U zápisu DMA, kdy jsou data přenášena ze zařízení, následuje pole SYNC 8 bitů dat a další pole SYNC, dokud není dosaženo délky specifikované hostitelem pro tento přenos, nebo dokud zařízení nezastaví přenos. Transakci dokončí dvoustupňové otočné pole. U čtení DMA, kdy jsou data přenášena do zařízení, následuje po poli SYNC obrat a po každém přeneseném bajtu se opakuje sekvence dat - obrat - synchronizace - obrat.

Serializovaná přerušení

Serializovaná přerušení jsou přenášena pomocí jedné sdílené linky SERIRQ pomocí hodin. Každému požadavku na přerušení je vyhrazen časový slot, přičemž počáteční synchronizaci provádí hostitel. Jako zjednodušený příklad:

  • Hostitel pohání linku SERIRQ nízko pro osm hodin, poté vysoko pro další a nechá sběrnici plavat pro finální cyklus obratu.
  • Pokud zařízení potřebuje požádat o IRQ # 6, čeká na 6 × 3 = 18 hodin, poté řídí SERIRQ nízko pro hodiny a vysoko pro jiné.

Zařízení se mohou synchronizovat v prvním kroku, protože linku může hostitel snížit pouze po dobu dvou nebo více po sobě jdoucích hodin: žádné jiné zařízení ji nevypne na více než jednu hodinu. Hostitel rozpozná zdroje přerušení sledováním linky při počítání počtu hodin: pokud vidí, že linka SERIRQ je v osmnáctém taktu snížena, je uplatněno IRQ 18/3 = 6.

Výše uvedený je kontinuální režim, kdy hostitel iniciuje protokol. V tichém režimu zařízení požaduje přerušení tím, že na hodiny sníží SERIRQ. Hostitel poté pokračuje v řízení linky nízko pro dalších sedm hodin. Od tohoto okamžiku je protokol stejný. V obou režimech se počet hodin počátečního synchronizačního impulzu může pohybovat od čtyř do osmi.

Na začátku protokol pracuje v nepřetržitém režimu. Na konci každé úplné sběrnicové transakce (poté, co hostitel snížil SERIRQ na minimum a poté počkal, až všechna zařízení pošlou požadavky na přerušení), hostitel pošle závěrečnou zprávu: řídí linku SERIRQ nízko po dobu dvou nebo tří hodin v závislosti na režimu, který bude použit v další transakci.

Výhodou použití serializovaných přerušení oproti tradičnímu mechanismu je, že je nutná pouze jedna linka SERIRQ (kromě hodin, které jsou stejně přítomny), nikoli linka pro každou úroveň přerušení.

LPC non-ISA cykly

Jiné hodnoty pole START než 0000 se používají k označení různých přenosů, které nejsou kompatibilní s ISA. Podporované převody jsou:

START = 1101, 1110
Čtení a zápis do paměti firmwaru
To umožňuje, aby byl firmware (BIOS) umístěn mimo obvyklý periferní adresní prostor. Tyto převody jsou podobné převodům kompatibilním s ISA, kromě těchto případů:
  • Neexistuje žádné pole CTDIR; směr je zakódován do pole START (1101 pro čtení, 1110 pro zápis).
  • Existuje pole pro výběr čipu se 4 bity, které umožňuje výběr jednoho centra firmwaru z mnoha. Například druhý rozbočovač firmwaru lze použít k uložení záložního systému BIOS v případě, že je primární systém BIOS poškozen malwarem nebo špatným bleskem.
  • Adresa je 28 bitů. Nejprve se přenáší nejvýznamnější okusovat.
  • Za adresou následuje pole velikosti. Podporované velikosti pro čtení a zápis jsou 1, 2 a 4 bajty. Podporované velikosti jen pro čtení jsou 16 nebo 128 bajtů.
  • Data jsou přenášena v jedné nepřetržité dávce bez stavů čekání. Pro celý přenos existuje pouze jedno pole SYNC.
START = 0010, 0011
Master sběrnice DMA
Až dvě zařízení na sběrnici LPC mohou požádat o přenos master sběrnice pomocí signálu LDRQ # a požádat o použití vyhrazeného kanálu DMA 4. V tomto případě hostitel zahájí přenos se speciálním polem START 0010 pro master sběrnice 0 nebo 0011 pro hlavní sběrnici 1, následované okamžitě dvěma cykly obratu pro předání sběrnice zařízení požadujícímu cyklus DMA sběrnice. V návaznosti na cykly obratu probíhá přenos velmi podobně jako hostitelem iniciovaný přenos kompatibilní s ISA s obrácenými rolemi:
  • Zařízení odesílá jednocyklové pole CTDIR (povoleny jsou pouze I / O a typy přenosu paměti).
  • Zařízení odešle adresu (16 nebo 32 bitů, v závislosti na typu). Nejprve se přenáší nejvýznamnější okusovat.
  • Zařízení odesílá jednosměrné pole velikosti přenosu, kódující 8, 16 nebo 32 bitů.
  • V případě zápisu následují data. Na rozdíl od cyklů DMA kompatibilních s ISA se data přenášejí v jedné dávce bez dalších stavů čekání.
  • Pak přijdou dva cykly otočení, zatímco sběrnice LAD je předána zpět hostiteli.
  • Je vloženo pole SYNC s proměnnou délkou pod kontrolou hostitele.
  • V případě čtení následují data poskytnutá hostitelem.
  • To se liší od 16bitového masteringu sběrnice ISA, protože mastering sběrnice LPC vyžaduje při provádění přenosu paměti adresu 32bitové paměti, nepoužívá kanál DMA ve stylu ISA a může podporovat 8, 16 nebo 32bitové převody; zatímco 16bitová sběrnice ISA sběrnice vyžaduje při provádění přenosu paměti adresu 24bitové paměti, vyžaduje použití kanálu DMA ve stylu ISA a nemůže provádět 32bitové převody.
START = 1111
Transakce byla přerušena
Hostitel může kdykoli, i když obvykle v reakci na chybu zařízení během pole SYNC, přerušit aktuální transakci řízením nízkého LFRAME # bez čekání na ukončení aktuální transakce. Musí ji udržovat na nízké úrovni po dobu nejméně 4 cyklů, poté ji vrátit na vysokou hodnotu se speciální hodnotou pole START 1111. Tím se provede měkký reset sběrnice LPC a zůstane sběrnice nečinná, dokud nebude zahájen další přenos opětovným spuštěním LFRAME # nízko. .
START = 0101
Přístup k lokalitě TPM
Nedávné specifikace modulu Trusted Platform Module definují speciální cykly TPM-Read a TPM-Write, které jsou založeny na cyklech čtení a zápisu I / O. Tyto cykly používají pole START s dříve rezervovanou hodnotou 0101 a do pole adresy umístí posun adresy 16bitové paměti. Tyto cykly se používají při použití lokalizačního zařízení TPM.

Podporované periferie

Specifikace sběrnice LPC omezuje, jaký typ periferií k ní lze připojit. Umožňuje pouze zařízení, která patří do následujících tříd zařízení: zařízení super I / O, integrovaný zvuk včetně zařízení AC'97 nebo zařízení, která implementovala rozhraní Sound Blaster , paměť pro obecné aplikace včetně energeticky nezávislé paměti BIOS , rozbočovače firmwaru a vestavěné řadiče. Kromě toho je každá třída omezena na to, které cykly sběrnice jsou pro každou třídu povoleny.

Zařízení Super I / O a zvuková zařízení mohou přijímat I / O cykly, přijímat cykly DMA třetích stran ve stylu ISA a generovat hlavní cykly sběrnice. Paměťová zařízení s obecnými aplikacemi, jako je energeticky nezávislá paměť BIOS a zařízení LPC flash, mohou přijímat paměťové cykly. Rozbočovače firmwaru mohou přijímat paměťové cykly firmwaru. Integrované řadiče mohou přijímat I / O cykly a generovat hlavní cykly sběrnice. Některé cykly ISA, které byly pro tyto třídy považovány za neužitečné, byly odstraněny. Zahrnují dvoubajtové paměťové cykly iniciované hostitelem a dvoubajtové I / O cykly iniciované hostitelem. Tyto odebrané typy přenosu mohl hostitel iniciovat na sběrnicích ISA, ale ne na sběrnicích LPC. Hostitel by musel simulovat dvoubajtové cykly rozdělením do dvou jednobajtových cyklů. Sběrnice ISA má podobný koncept, protože původní 8bitová sběrnice ISA vyžadovala rozdělení 16bitových cyklů. Proto 16bitová sběrnice ISA automaticky rozdělila 16bitové cykly na 8bitové cykly ve prospěch 8bitových periferií ISA, pokud zařízení ISA, na které je cílena 16bitová paměť nebo I / O cyklus, nevynucovalo signál, který řekl sběrnici, že by mohla přijmout požadovaný 16bitový přenos bez pomoci rozdělovače cyklů ISA. Mastering sběrnice ve stylu ISA byl na sběrnici LPC nahrazen protokolem pro mastering sběrnice, který se vůbec nespoléhá na řadiče DMA ve stylu ISA. To bylo provedeno za účelem odstranění limitu ISA na to, jaký typ hlavních cyklů sběrnice může zařízení iniciovat na kterém kanálu DMA. Cykly sběrnic ve stylu ISA, které zdědil LPC od ISA, jsou jednobajtové cykly sběrnice I / O hostované hostitelem, jednobajtové cykly paměti iniciované hostitelem a jednobajtové nebo dvoubajtové cykly DMA hostované hostitelem ISA .

Byly však přidány některé cykly sběrnice jiné než ISA. Cykly, které byly přidány za účelem zlepšení výkonu zařízení vedle rozbočovačů firmwaru, zahrnují jedno-, dvou- a čtyřbajtové cykly hlavní paměti sběrnice ve stylu LPC; jedno-, dvou- a čtyřbajtové hlavní I / O cykly sběrnice; a 32bitové DMA třetích stran, které splňují všechna omezení DMA třetích stran ve stylu ISA, kromě skutečnosti, že může provádět 32bitové převody. Toto 32bitové DMA ve stylu ISA může používat také jakékoli zařízení, které může přijímat tradiční DMA ve stylu ISA. Hostitel mohl zahájit 32bitové cykly DMA ve stylu ISA, zatímco periferní zařízení mohla zahájit hlavní cykly sběrnice. Rozbočovače firmwaru spotřebovávaly cykly firmwaru, které byly navrženy právě pro rozbočovače firmwaru, takže adresy firmwaru a normální I / O adresy mapované do paměti se mohly bez konfliktů překrývat. Čtení paměti firmwaru může číst 1, 2, 4, 16 nebo 128 bajtů najednou. Zápisy do firmwarové paměti mohly zapsat jeden, dva nebo čtyři bajty najednou.

Viz také

Reference

externí odkazy