Logika NMOS - NMOS logic

Logika typu kov-oxid-polovodič typu N používá MOSFET typu n (-) ( tranzistory s efektem pole- oxid-polovodič pole ) k implementaci logických bran a dalších digitálních obvodů . Tyto nMOS tranzistory pracují vytvořením inverzní vrstvy v těle tranzistoru typu p . Tato inverzní vrstva, nazývaná n-kanál, může vést elektrony mezi terminály typu „zdroj“ a „odtok“ typu n . N-kanál je vytvořen přivedením napětí na třetí terminál, nazývaný brána. Stejně jako ostatní MOSFETy, tranzistory nMOS mají čtyři provozní režimy: cut-off (nebo podprahové), trioda, saturace (někdy označovaná jako aktivní) a rychlostní saturace.

Přehled

MOS je zkratka pro kov-oxid-polovodič , což odráží způsob, jakým byly MOS-tranzistory původně konstruovány, převážně před 70. léty, s kovovými bránami, obvykle hliníkovými. Od roku 1970 však většina obvodů MOS používá samonastavitelné brány vyrobené z polykrystalického křemíku , což je technologie, kterou poprvé vyvinul Federico Faggin ve společnosti Fairchild Semiconductor . Tyto křemíkové brány se stále používají ve většině typů integrovaných obvodů založených na MOSFET , ačkoli u některých typů vysokorychlostních obvodů, jako jsou vysoce výkonné mikroprocesory, se začátkem roku 2000 začaly znovu objevovat kovové brány ( Al nebo Cu ).

MOSFETy jsou tranzistory v režimu vylepšení typu n , uspořádané v takzvané „rozbalovací síti“ (PDN) mezi výstupem logické brány a záporným napájecím napětím (obvykle zem). Vytáhnout (tj „zatížení“, které mohou být považovány jako odpor, viz níže), je umístěn mezi kladným napájecím napětím a každým logickým vstupem výstupu. Libovolnou logickou bránu , včetně logického invertoru , lze poté implementovat návrhem sítě paralelních a / nebo sériových obvodů, takže pokud je požadovaný výstup pro určitou kombinaci logických vstupních hodnot nulový (nebo nepravdivý ), bude PDN aktivní, což znamená, že alespoň jeden tranzistor umožňuje proudovou cestu mezi záporným napájením a výstupem. To způsobí pokles napětí nad zátěží, a tedy nízké napětí na výstupu, představující nulu .

NMOS NEBO S ODPORNÝM ZATÍŽENÍM

Jako příklad je zde brána NOR implementovaná ve schematickém NMOS. Pokud je buď vstup A nebo vstup B vysoký (logika 1, = True), příslušný tranzistor MOS funguje jako velmi nízký odpor mezi výstupem a záporným napájením, což nutí výstup k nízké hodnotě (logika 0, = False). Když jsou A i B vysoké, jsou oba tranzistory vodivé a vytvářejí ještě nižší odporovou cestu k zemi. Jediným případem, kdy je výstup vysoký, je vypnutí obou tranzistorů, ke kterému dochází pouze v případě, že A i B jsou nízké, což uspokojuje pravdivostní tabulku brány NOR:

A B A NOR B.
0 0 1
0 1 0
1 0 0
1 1 0

MOSFET lze vyrobit tak, aby fungoval jako rezistor, takže celý obvod lze vytvořit pouze s n-kanálovými MOSFETy. Obvody NMOS přecházejí z nízké na vysokou pomalu. Při přechodu z vysokého na nízký poskytují tranzistory nízký odpor a kapacitní náboj na výstupu velmi rychle odteče (podobně jako při vybíjení kondenzátoru přes velmi nízký odpor). Ale odpor mezi výstupem a kladnou napájecí lištou je mnohem větší, takže přechod z nízké na vysokou trvá déle (podobně jako nabíjení kondenzátoru přes rezistor s vysokou hodnotou). Použití rezistoru s nižší hodnotou proces zrychlí, ale také zvýší rozptyl statického výkonu. Lepším (a nejběžnějším) způsobem, jak zrychlit brány, je však použít tranzistory v režimu vyčerpání místo tranzistorů v režimu vylepšení jako zátěže. Tomu se říká logika NMOS vyčerpání a načtení .

Po mnoho let byly obvody NMOS mnohem rychlejší než srovnatelné obvody PMOS a CMOS , které musely používat mnohem pomalejší p-kanálové tranzistory. Bylo také snazší vyrobit NMOS než CMOS, protože ten musí implementovat p-kanálové tranzistory ve speciálních n-jamkách na p-substrátu. Hlavní nevýhodou NMOS (a většiny ostatních logických rodin ) je, že stejnosměrný proud musí protékat logickou bránou, i když je výstup v ustáleném stavu (nízký v případě NMOS). To znamená statický ztrátový výkon , tj. Odběr energie, i když se obvod nepřepíná. Podobná situace nastává v moderních vysokorychlostních obvodech CMOS s vysokou hustotou (mikroprocesory atd.), Které mají také značný statický odběr proudu, i když je to způsobeno únikem, nikoli zkreslením. Starší a / nebo pomalejší statické obvody CMOS používané pro ASIC , SRAM atd. Mají obvykle velmi nízkou statickou spotřebu energie.

Navíc, stejně jako v DTL , TTL , ECL atd., Asymetrické úrovně vstupní logiky činí obvody NMOS a PMOS náchylnější na šum než CMOS. Tyto nevýhody jsou důvodem, proč logika CMOS nyní nahradila většinu těchto typů ve většině vysokorychlostních digitálních obvodů, jako jsou mikroprocesory (navzdory skutečnosti, že CMOS byl původně velmi pomalý ve srovnání s logickými branami postavenými na bipolárních tranzistorech ).

Dějiny

MOSFET byl vynalezen Egyptian inženýrem Mohamed M. Atalla a Korejský inženýr Dawon Kahng v Bell Labs v roce 1959, a prokázal v roce 1960. Jsou vyrobeny oba PMOS a NMOS přístroje s 20  procesu um . Zařízení NMOS však byla nepraktická a praktická byla pouze zařízení typu PMOS.

V roce 1965 vyrobili Chih-Tang Sah , Otto Leistiko a AS Grove ve společnosti Fairchild Semiconductor několik zařízení NMOS s délkou kanálu mezi 8  µm a 65  µm. Dale L. Critchlow a Robert H. Dennard ze společnosti IBM také vyráběli zařízení NMOS v 60. letech. Prvním produktem IBM NMOS byl paměťový čip s daty 1 kB a přístupovou dobou 50–100 ns , který se do rozsáhlé výroby dostal na začátku 70. let. To vedlo k tomu, že polovodičová paměť MOS nahradila dřívější technologie bipolárních a feritových jader v 70. letech.  

Mezi nejstarší mikroprocesory v roce 1970 byly procesory PMOS, který zpočátku dominovaly předčasné mikroprocesoru průmyslu. V roce 1973, NEC ‚s μCOM-4 byl časný NMOS mikroprocesor, hutních podle NEC LSI týmu, který se skládá z pěti vědců vedených Sohichi Suzuki. Na konci 70. let mikroprocesory NMOS předběhly procesory PMOS. Mikroprocesory CMOS byly představeny v roce 1975. Procesory CMOS se však staly dominantními až v 80. letech.

CMOS byl zpočátku pomalejší než logika NMOS, a proto se NMOS v sedmdesátých letech více používal pro počítače. Intel 5101 (1 kb SRAM ) CMOS paměťový čip (1974) měl přístupovou dobu 800 ns , zatímco nejrychlejší NMOS čipu v té době, Intel 2147 (4 KB SRAM) HMOS paměťový čip (1976), měl přístupová doba 55/70 ns. V roce 1978 představil výzkumný tým Hitachi pod vedením Toshiaki Masuhary dvoujamkový proces Hi-CMOS s paměťovým čipem HM6147 (4 kb SRAM), vyráběným 3 μm procesem . Čip Hitachi HM6147 dokázal odpovídat výkonu ( přístup 55/70 ns) čipu Intel 2147 HMOS, zatímco HM6147 také spotřeboval podstatně méně energie (15 mA ) než 2147 (110 mA). Se srovnatelným výkonem a mnohem menší spotřebou energie proces CMOS se dvěma jamkami nakonec předběhl NMOS jako nejběžnější proces výroby polovodičů pro počítače v 80. letech.          

V 80. letech předběhly mikroprocesory CMOS mikroprocesory NMOS.

Viz také

  • Logika PMOS
  • Logika NMOS při vyčerpání (včetně procesů zvaných HMOS (vysoká hustota, MOS s krátkým kanálem), HMOS-II, HMOS-III atd.) Rodina vysoce výkonných výrobních procesů pro logické obvody NMOS při vyčerpání, která byla vyvinuta společností Intel v koncem 70. let a používána po mnoho let. Několik výrobních procesů CMOS, jako je CHMOS , CHMOS-II, CHMOS-III atd., pocházelo přímo z těchto NMOS procesů.

Reference

externí odkazy

  • Média související s MOS na Wikimedia Commons