PCI Express - PCI Express

PCI Express

Propojení komponent periferních komponent Express
Logo PCI Express
Rok vytvořen	2003 ; Před 18 lety ( 2003 )
Vytvořil	Intel Dell HP IBM
Nahrazuje	AGP PCI PCI-X
Šířka v bitech	1 za pruh (až 16 pruhů)
Počet zařízení	1 na každém koncovém bodě každého připojení.
Rychlost	Dual simplex (v každém směru) ; příklady v jednom pruhu (× 1) a 16 pruhu (× 16):
Styl	Seriál
Rozhraní za provozu	Ano (s ExpressCard , OCuLink , CFexpress nebo U.2 )
Externí rozhraní	Ano (s externí kabeláží OCuLink nebo PCI Express )
webová stránka	pcisig .com

PCI Express ( Peripheral Component Interconnect Express ), oficiálně zkráceně PCIe nebo PCI-e , je standard vysokorychlostní sériové počítačové rozšiřující sběrnice , navržený tak, aby nahradil starší standardy sběrnic PCI , PCI-X a AGP . Je to běžné rozhraní základní desky pro grafické karty osobních počítačů , adaptéry hostitele pevných disků , SSD , Wi-Fi a ethernetové hardwarové připojení. PCIe má oproti starším standardům mnoho vylepšení, včetně vyšší maximální propustnosti systémové sběrnice, nižšího počtu pinů I/O a menší fyzické stopy, lepší škálování výkonu pro sběrnicová zařízení, podrobnější mechanismus detekce chyb a hlášení (Advanced Error Reporting, AER), a nativní funkce hot-swap . Novější revize standardu PCIe poskytují hardwarovou podporu pro virtualizaci I/O .

Elektrické rozhraní PCI Express, které je definováno počtem jízdních pruhů (počet simultánních odesílacích a přijímajících datových linek jako na dálnici s provozem v obou směrech), se používá také v řadě dalších standardů, zejména v rozšiřující kartě notebooku. rozhraní ExpressCard a rozhraní pro ukládání dat SATA Express , U.2 (SFF-8639) a M.2 .

Specifikace formátu jsou udržovány a vyvíjeny PCI-SIG (PCI Special Interest Group ), skupinou více než 900 společností, které také udržují konvenční specifikace PCI .

Architektura

Sběrnice PCI Express je koncepčně vysokorychlostní sériovou náhradou starší sběrnice PCI/PCI-X. Jedním z klíčových rozdílů mezi sběrnicí PCI Express a starším PCI je topologie sběrnice; PCI používá architekturu sdílené paralelní sběrnice , ve které hostitel PCI a všechna zařízení sdílejí společnou sadu adres, dat a řídicích linek. Naproti tomu PCI Express je založen na topologii point-to-point , se samostatnými sériovými linkami spojujícími každé zařízení s kořenovým komplexem (hostitelem). Vzhledem ke své topologii sdílené sběrnice je přístup ke starší sběrnici PCI arbitrážní (v případě více hlavních) a omezen pouze na jeden hlavní server v jednom směru. Starší schéma taktování PCI dále omezuje hodiny sběrnice na nejpomalejší periferii na sběrnici (bez ohledu na zařízení zapojená do transakce sběrnice). Naproti tomu sběrnicové propojení PCI Express podporuje plně duplexní komunikaci mezi jakýmikoli dvěma koncovými body, bez inherentního omezení souběžného přístupu přes více koncových bodů.

Z hlediska sběrnicového protokolu je komunikace PCI Express zapouzdřena v paketech. Práci paketování a de-paketování dat a provozu stavových zpráv zajišťuje transakční vrstva portu PCI Express (popsáno dále). Radikální rozdíly v elektrické signalizaci a sběrnicovém protokolu vyžadují použití jiného mechanického tvaru a rozšiřujících konektorů (a tedy nových základních desek a nových desek adaptérů); Sloty PCI a sloty PCI Express nejsou zaměnitelné. Na softwarové úrovni zachovává PCI Express zpětnou kompatibilitu s PCI; starší software systému PCI dokáže detekovat a konfigurovat novější zařízení PCI Express bez výslovné podpory standardu PCI Express, i když nové funkce PCI Express jsou nedostupné.

Propojení PCI Express mezi dvěma zařízeními se může lišit velikostí od jednoho do 16 pruhů . Ve vícepruhovém propojení jsou paketová data prokládána napříč pruhy a škály špičkové datové propustnosti s celkovou šířkou propojení. Počet pruhů je automaticky vyjednáván během inicializace zařízení a může být omezen kterýmkoli koncovým bodem. Jednosměrnou kartu PCI Express (× 1) lze například vložit do slotu s více pruhy (× 4, × 8 atd.) A inicializační cyklus automaticky vyjednává nejvyšší počet vzájemně podporovaných jízdních pruhů. Spojení se může dynamicky down-konfigurovat tak, aby používalo méně jízdních pruhů, což poskytuje toleranci selhání v případě, že jsou přítomny špatné nebo nespolehlivé pruhy. Standard PCI Express definuje šířky propojení × 1, × 2, × 4, × 8 a × 16. Byly definovány také odkazy PCIe 5.0, včetně, × 12 a × 32, ale nikdy nebyly použity. To umožňuje sběrnici PCI Express sloužit jak nákladově citlivým aplikacím, kde není vyžadována vysoká propustnost, tak aplikacím kritickým pro výkon, jako je 3D grafika, sítě ( 10 Gigabit Ethernet nebo multiport Gigabit Ethernet ) a podnikové úložiště ( SAS nebo Fibre Channel ) . Sloty a konektory jsou definovány pouze pro podmnožinu těchto šířek.

Jako referenční bod mají zařízení PCI-X (133 MHz 64bitová) a zařízení PCI Express 1.0 využívající čtyři pruhy (× 4) zhruba stejnou špičkovou rychlost jednosměrného přenosu 1064 MB/s. Sběrnice PCI Express má potenciál fungovat lépe než sběrnice PCI-X v případech, kdy data přenáší více zařízení současně, nebo pokud je komunikace s periferií PCI Express obousměrná .

Propojit

Zařízení PCI Express komunikují prostřednictvím logického připojení nazývaného propojení nebo propojení . Spojení je komunikační kanál point-to-point mezi dvěma porty PCI Express, který umožňuje oběma odesílat a přijímat běžné požadavky PCI (konfigurace, I/O nebo čtení/zápis do paměti) a přerušení ( INTx , MSI nebo MSI-X ) . Na fyzické úrovni je odkaz složen z jednoho nebo více pruhů . Periferní zařízení s nízkou rychlostí (například 802.11 Wi-Fi karta ) pomocí jediného-lane (× 1) link, zatímco grafický adaptér obvykle používá mnohem širší, a tudíž rychlejší odkaz 16-lane (x 16).

pruh

Pruh je složen ze dvou párů diferenciální signalizace , přičemž jeden pár je pro příjem dat a druhý pro přenos. Každý pruh je tedy složen ze čtyř vodičů nebo signálních stop . Koncepčně je každý pruh používán jako plně duplexní bajtový proud , který přenáší datové pakety v osmibitovém „bajtovém“ formátu současně v obou směrech mezi koncovými body odkazu. Fyzické odkazy PCI Express mohou obsahovat 1, 4, 8 nebo 16 pruhů. Počty pruhů se zapisují s předponou „ד (například „× 8“ představuje kartu nebo slot s osmi pruhy), přičemž při běžném používání je největší velikost × 16. Velikosti jízdních pruhů jsou také označovány výrazy „šířka“ nebo „podle“, například štěrbina s osmi pruhy může být označována jako „o 8“ nebo jako „8 pruhů široká“.

Mechanické velikosti karet viz níže .

Sériový autobus

Architektura vázané sériové sběrnice byla zvolena před tradiční paralelní sběrnicí kvůli inherentním omezením této sběrnice, včetně poloduplexního provozu, nadměrného počtu signálů a inherentně nižší šířky pásma kvůli časovému zkreslení . Časové zkreslení vyplývá ze samostatných elektrických signálů v rámci paralelního rozhraní procházejícího vodiči různých délek, na potenciálně odlišných vrstvách desky plošných spojů (PCB) a případně při různých rychlostech signálu . Přestože jsou signály na paralelním rozhraní vysílány současně jako jediné slovo , mají různou délku cesty a dorazí na místo určení v různých časech. Když je perioda hodin rozhraní kratší než největší časový rozdíl mezi příchody signálu, obnovení přeneseného slova již není možné. Vzhledem k tomu, že časování zkresluje paralelní sběrnici může činit několik nanosekund, výsledné omezení šířky pásma se pohybuje v řádu stovek megahertzů.

Sériové rozhraní nevykazuje zkreslení časování, protože v každém směru je v každém pruhu pouze jeden diferenciální signál a neexistuje žádný externí hodinový signál, protože informace o taktování je vložena do samotného sériového signálu. Typická omezení šířky pásma pro sériové signály jsou v rozsahu více gigahertzů. PCI Express je jedním z příkladů obecného trendu nahrazování paralelních sběrnic sériovými propojeními; další příklady zahrnují Serial ATA (SATA), USB , Serial Attached SCSI (SAS), FireWire (IEEE 1394) a RapidIO . V digitálním videu jsou běžnými příklady DVI , HDMI a DisplayPort .

Vícekanálový sériový design zvyšuje flexibilitu díky schopnosti přidělit méně pruhů pro pomalejší zařízení.

Faktory tvaru

PCI Express (standardní)

Karta PCI Express se vejde do slotu fyzické velikosti nebo větší (s × 16 jako největší použitou), ale nemusí se hodit do menšího slotu PCI Express; například karta × 16 se nemusí vejít do slotu × 4 nebo × 8. Některé sloty používají zásuvky s otevřeným koncem, které umožňují fyzicky delší karty a vyjednávají nejlepší dostupné elektrické a logické připojení.

Počet pruhů skutečně připojených ke slotu může být také menší než počet podporovaný fyzickou velikostí slotu. Příkladem je slot × 16, který běží na × 4, který přijímá libovolnou kartu × 1, × 2, × 4, × 8 nebo × 16, ale poskytuje pouze čtyři pruhy. Jeho specifikace může znít jako „× 16 (režim × 4)“, přičemž běžný je také zápis „× mechanický @ × elektrický“ („× 16 @ × 4“). Výhodou je, že tyto sloty pojmou větší škálu karet PCI Express, aniž by k plné přenosové rychlosti vyžadoval hardware základní desky. Standardní mechanické velikosti jsou × 1, × 4, × 8 a × 16. Karty s různým počtem pruhů musí použít další větší mechanickou velikost (tj. Karta × 2 používá velikost × 4 nebo karta × 12 používá velikost × 16).

Samotné karty jsou navrženy a vyrobeny v různých velikostech. Například disky SSD (Solid -State Drive ), které přicházejí ve formě karet PCI Express, často používají k popisu fyzických rozměrů karty HHHL (poloviční výška, poloviční délka) a FHHL (plná výška, poloviční délka).

Typ karty PCI	Rozměry výška × délka, maximum
(mm)	(v)
Plná délka	111,15 × 312,00	4,376 × 12,283
Poloviční délka	111,15 × 167,65	4,376 × 6 0600
Nízký profil/tenký	068,90 × 167,65	2,731 × 6 0600

Nestandardní tvarové faktory grafické karty

Moderní (od c.2012) herní grafické karty obvykle přesahují výšku i tloušťku specifikovanou ve standardu PCI Express, kvůli potřebě výkonnějších a tišších ventilátorů chlazení , protože herní grafické karty často vydávají stovky wattů tepla. Moderní počítačové skříně jsou často širší, aby pojaly tyto vyšší karty, ale ne vždy. Vzhledem k tomu, že karty s plnou délkou (312 mm) jsou neobvyklé, moderní případy se do nich někdy nevejdou. Tloušťka těchto karet také obvykle zabírá prostor 2 slotů PCIe. Ve skutečnosti se dokonce metodika měření karet u jednotlivých prodejců liší, u některých včetně velikosti kovového držáku v rozměrech a u jiných nikoli.

Například karta Sapphire 2020 měří 135 mm na výšku (bez kovového držáku), což přesahuje standardní výšku PCIe o 28 mm. Další karta od XFX měří 55 mm (tj. 2,7 slotů PCI při 20,32 mm) a zabírá 3 sloty PCIe. Grafická karta Asus GeForce RTX 3080 10 GB STRIX GAMING OC je dvouslotová karta, která má rozměry 318,5  mm × 140,1  mm × 57,8  mm a překračuje maximální délku, výšku a tloušťku PCI Express.

Pinout

Následující tabulka identifikuje vodiče na každé straně okrajového konektoru na kartě PCI Express. Pájecí strana desky s plošnými spoji (PCB) je strana A a strana součástky je strana B. Piny PRSNT1# a PRSNT2# musí být o něco kratší než ostatní, aby bylo zajištěno úplné zasunutí karty připojené za provozu. Kolík WAKE# používá k probuzení počítače plné napětí, ale musí být vytažen vysoko z pohotovostního napájení, aby indikoval, že karta je schopná probuzení.

Pinout konektoru PCI Express (varianty × 1, × 4, × 8 a × 16)

Kolík	Strana B	Strana A.	Popis		Kolík	Strana B	Strana A.	Popis
01	+12 V.	PRSNT1#	Musí se připojit k nejvzdálenějšímu kolíku PRSNT2#		50	HSOp (8)	Rezervováno	Dráha 8 přenáší data, + a -
02	+12 V.	+12 V.	Hlavní napájecí kolíky		51	HSOn (8)	Přízemní
03	+12 V.	+12 V.			52	Přízemní	HSIp (8)	Dráha 8 přijímá data, + a -
04	Přízemní	Přízemní			53	Přízemní	HSIn (8)
05	SMCLK	TCK	Piny portů SMBus a JTAG		54	HSOp (9)	Přízemní	Dráha 9 přenáší data, + a -
06	SMDAT	TDI			55	HSOn (9)	Přízemní
07	Přízemní	TDO			56	Přízemní	HSIp (9)	Dráha 9 přijímá data, + a -
08	+3,3 V	TMS			57	Přízemní	HSIn (9)
09	TRST#	+3,3 V			58	HSOp (10)	Přízemní	Dráha 10 přenáší data, + a -
10	+3,3 V pomoc	+3,3 V	Pohotovostní režim		59	HSOn (10)	Přízemní
11	PROBUDIT#	PERST#	Reaktivace odkazu; zásadní reset		60	Přízemní	HSIp (10)	Dráha 10 přijímat data, + a -
Klíčový zářez					61	Přízemní	HSIn (10)
12	CLKREQ#	Přízemní	Signál žádosti o hodiny		62	HSOp (11)	Přízemní	Dráha 11 přenáší data, + a -
13	Přízemní	REFCLK+	Diferenční dvojice referenčních hodin		63	HSOn (11)	Přízemní
14	HSOp (0)	REFCLK−	Dráha 0 přenáší data, + a -		64	Přízemní	HSIp (11)	Dráha 11 příjem dat, + a -
15	HSOn (0)	Přízemní			65	Přízemní	HSIn (11)
16	Přízemní	HSIp (0)	Dráha 0 příjem dat, + a -		66	HSOp (12)	Přízemní	Dráha 12 přenáší data, + a -
17	PRSNT2#	HSIn (0)			67	HSOn (12)	Přízemní
18	Přízemní	Přízemní			68	Přízemní	HSIp (12)	Dráha 12 přijímá data, + a -
Karty PCI Express × 1 končí na kolíku 18					69	Přízemní	HSIn (12)
19	HSOp (1)	Rezervováno	Dráha 1 přenáší data, + a -		70	HSOp (13)	Přízemní	Dráha 13 přenáší data, + a -
20	HSOn (1)	Přízemní			71	HSOn (13)	Přízemní
21	Přízemní	HSIp (1)	Dráha 1 přijímá data, + a -		72	Přízemní	HSIp (13)	Dráha 13 přijímá data, + a -
22	Přízemní	HSIn (1)			73	Přízemní	HSIn (13)
23	HSOp (2)	Přízemní	Dráha 2 přenáší data, + a -		74	HSOp (14)	Přízemní	Dráha 14 přenáší data, + a -
24	HSOn (2)	Přízemní			75	HSOn (14)	Přízemní
25	Přízemní	HSIp (2)	Dráha 2 přijímá data, + a -		76	Přízemní	HSIp (14)	Dráha 14 přijímá data, + a -
26	Přízemní	HSIn (2)			77	Přízemní	HSIn (14)
27	HSOp (3)	Přízemní	Dráha 3 přenáší data, + a -		78	HSOp (15)	Přízemní	Dráha 15 přenáší data, + a -
28	HSOn (3)	Přízemní			79	HSOn (15)	Přízemní
29	Přízemní	HSIp (3)	Dráha 3 přijímá data, + a -		80	Přízemní	HSIp (15)	Dráha 15 příjem dat, + a -
30	PWRBRK#	HSIn (3)			81	PRSNT2#	HSIn (15)
31	PRSNT2#	Přízemní			82	Rezervováno	Přízemní
32	Přízemní	Rezervováno
Karty PCI Express × 4 končí na pinu 32
33	HSOp (4)	Rezervováno	Dráha 4 přenáší data, + a -
34	HSOn (4)	Přízemní
35	Přízemní	HSIp (4)	Dráha 4 přijímá data, + a -
36	Přízemní	HSIn (4)
37	HSOp (5)	Přízemní	Dráha 5 přenáší data, + a -
38	HSOn (5)	Přízemní
39	Přízemní	HSIp (5)	Dráha 5 přijímá data, + a -
40	Přízemní	HSIn (5)
41	HSOp (6)	Přízemní	Dráha 6 přenáší data, + a -
42	HSOn (6)	Přízemní
43	Přízemní	HSIp (6)	Dráha 6 přijímá data, + a -		Legenda
44	Přízemní	HSIn (6)			Zemnící kolík		Reference nulového napětí
45	HSOp (7)	Přízemní	Dráha 7 přenáší data, + a -		Napájecí kolík		Dodává energii na kartu PCIe
46	HSOn (7)	Přízemní			PIN karty hostitele		Signál z karty na základní desku
47	Přízemní	HSIp (7)	Dráha 7 přijímá data, + a -		Pin host-to-card		Signál ze základní desky na kartu
48	PRSNT2#	HSIn (7)			Otevřený odtok		Může být stažen nízko nebo snímán více kartami
49	Přízemní	Přízemní			Sense pin		Vázané dohromady na kartě
Karty PCI Express × 8 končí na kolíku 49					Rezervováno		V současné době nepoužíváme, nepřipojujte

Napájení

Všechny karty PCI Express mohou spotřebovat až 3  A při+3,3  V (9,9  W ). Množství +12 V a celkový výkon, který mohou spotřebovat, závisí na typu karty:

• Karty × 1 jsou omezeny na 0,5 A při +12  V (6 W) a 10 W dohromady.
• Karty × 4 a širší jsou omezeny na 2,1 A při +12  V (25 W) a 25 W dohromady.
• Karta × 1 v plné velikosti může po inicializaci a konfiguraci softwaru čerpat až 25 W limitů jako „zařízení s vysokým výkonem“.
• Grafická karta plné velikosti 16 × může  po inicializaci a konfiguraci softwaru odebírat až 5,5 A při +12 V (66 W) a 75 W jako „zařízení s vysokým výkonem“.

Volitelné konektory přidávají výkon 75 W (6 pinů) nebo 150 W (8 pinů) +12 V, celkem až 300 W ( 2 × 75 W + 1 × 150 W ).

• Sense0 pin je připojen k zemi kabelem nebo napájecím zdrojem, nebo plovoucí na desce, pokud není kabel připojen.
• Sense1 pin je připojen k zemi kabelem nebo napájecím zdrojem, nebo plovoucí na desce, pokud není kabel připojen.

Některé karty používají dva 8kolíkové konektory, ale od roku 2018 to ještě nebylo standardizováno, proto tyto karty nesmějí mít oficiální logo PCI Express. Tato konfigurace umožňuje celkem 375 W ( 1 × 75 W + 2 × 150 W ) a pravděpodobně bude standardizována pomocí PCI-SIG se standardem PCI Express 4.0. 8pinový konektor PCI Express by mohl být zaměněn s konektorem EPS12V , který se používá hlavně pro napájení SMP a vícejádrových systémů. Napájecí konektory jsou variantami konektorů řady Molex Mini-Fit Jr.

Čísla dílů Molex Mini-Fit Jr.

Špendlíky	Zásuvka/zásuvka na kabelu PS	Samec/pravoúhlý konektor na DPS
6kolíkový	45559-0002	45558-0003
8kolíkový	45587-0004	45586-0005, 45586-0006

6kolíkový napájecí konektor (75 W)			8kolíkový napájecí konektor (150 W)		Mapa pinů napájecího konektoru se 6 piny Mapa pinů napájecího konektoru 8 pinů
Kolík	Popis		Kolík	Popis
1	+12 V.		1	+12 V.
2	Není připojeno (obvykle také +12 V)		2	+12 V.
3	+12 V.		3	+12 V.
			4	Sense1 (8kolíkový připojen)
4	Přízemní		5	Přízemní
5	Rozum		6	Sense0 (připojeno 6 pinů nebo 8 pinů)
6	Přízemní		7	Přízemní
			8	Přízemní

Karta PCI Express Mini

Karta PCI Express Mini Card (také známá jako Mini PCI Express , Mini PCIe , Mini PCI-E , mPCIe a PEM ), založená na PCI Express, je náhradou za tvarový faktor Mini PCI . Je vyvinut společností PCI-SIG . Hostitelské zařízení podporuje připojení PCI Express i USB  2.0 a každá karta může používat buď standardní. Většina přenosných počítačů postavených po roce 2005 používá pro rozšiřující karty PCI Express; od roku 2015 však mnoho prodejců přechází k použití novějšího formátu M.2 pro tento účel.

Kvůli různým rozměrům nejsou karty PCI Express Mini fyzicky kompatibilní se standardními sloty PCI Express plné velikosti; existují však pasivní adaptéry, které je umožňují používat ve slotech plné velikosti.

Fyzické rozměry

Rozměry karet PCI Express Mini Card jsou 30 mm × 50,95 mm (šířka × délka) pro kartu Full Mini Card. K dispozici je 52pinový konektor na hraně , který se skládá ze dvou střídavých řad s roztečí 0,8 mm. Každá řada má osm kontaktů, mezera odpovídá čtyřem kontaktům, pak dalších 18 kontaktů. Desky mají tloušťku 1,0 mm, bez součástí. Je také specifikována „Half Mini Card“ (někdy zkráceně HMC), která má přibližně polovinu fyzické délky 26,8 mm.

Elektrické rozhraní

Okrajové konektory PCI Express Mini Card poskytují více připojení a sběrnic:

• PCI Express × 1 (se SMBus)
• USB 2.0
• Vodiče k diagnostickým LED diodám pro stav bezdrátové sítě (tj. Wi-Fi ) na šasi počítače
• SIM karta pro aplikace GSM a WCDMA (signály UIM na specifikaci)
• Budoucí rozšíření o další dráhu PCIe
• Napájení 1,5 V a 3,3 V.

Varianta mini-SATA (mSATA)

Navzdory sdílení formátu Mini PCI Express není slot mSATA nutně elektricky kompatibilní s Mini PCI Express. Z tohoto důvodu jsou pouze některé notebooky kompatibilní s jednotkami mSATA. Většina kompatibilních systémů je založena na architektuře procesorů Intel Sandy Bridge a využívá platformu Huron River. Notebooky, jako jsou Lenovo ThinkPad T, W a X, vydané v březnu až dubnu 2011, mají ve slotu pro kartu WWAN podporu pro kartu mSATA SSD . ThinkPad Edge E220s/E420s a Lenovo IdeaPad Y460/Y560/Y570/Y580 také podporují mSATA. Naopak řada L může mimo jiné podporovat pouze karty M.2 využívající standard PCIe ve slotu WWAN.

Některé notebooky (zejména Asus Eee PC , Apple MacBook Air a Dell mini9 a mini10) používají jako SSD variantu PCI Express Mini Card . Tato varianta používá vyhrazené a několik nevyhrazených pinů k implementaci průchodu rozhraní SATA a IDE, přičemž ponechává nedotčené pouze USB, pozemní linky a někdy i základní sběrnici PCIe × 1. Díky tomu jsou flashové a polovodičové disky „miniPCIe“ prodávané pro netbooky do značné míry nekompatibilní se skutečnými implementacemi PCI Express Mini.

Také typický SSD Asus miniPCIe je dlouhý 71 mm, což způsobuje, že model Dell 51 mm je často (nesprávně) označován jako poloviční délka. V roce 2009 byl oznámen skutečný 51 mm Mini PCIe SSD se dvěma vrstvami PCB, které umožňují vyšší kapacitu úložiště. Ohlášený design zachovává rozhraní PCIe a je kompatibilní se standardním mini PCIe slotem. Dosud nebyl vyvinut žádný funkční produkt.

Intel má mnoho stolních desek se slotem PCIe × 1 Mini-Card, které obvykle nepodporují mSATA SSD. Seznam desek pro stolní počítače, které nativně podporují mSATA ve slotu Mini-Card PCIe × 1 (obvykle multiplexované s portem SATA), je k dispozici na webu podpory Intel.

PCI Express M.2

M.2 nahrazuje standard mSATA a Mini PCIe. Rozhraní počítačové sběrnice poskytovaná prostřednictvím konektoru M.2 jsou PCI Express 3.0 (až čtyři pruhy), Serial ATA 3.0 a USB 3.0 (jeden logický port pro každý z posledních dvou). Je na výrobci hostitele nebo zařízení M.2, jaké rozhraní bude podporovat, v závislosti na požadované úrovni podpory hostitele a typu zařízení.

Externí kabeláž PCI Express

Specifikace PCI Express External Cabling (také známá jako External PCI Express , Celled PCI Express nebo ePCIe ) byla vydána společností PCI-SIG v únoru 2007.

Standardní kabely a konektory byly definovány pro šířky propojení × 1, × 4, × 8 a × 16, s přenosovou rychlostí 250 MB/s na pruh. PCI-SIG také očekává, že se norma vyvine tak, aby dosáhla 500 MB/s, jako v PCI Express 2.0. Příkladem použití kabelového PCI Express je kovový kryt, který obsahuje řadu slotů PCIe a obvody adaptéru PCIe-to-ePCIe. Toto zařízení by nebylo možné, kdyby nebylo specifikace ePCIe.

PCI Express OCuLink

OCuLink ( zkratka pro „opticko-měděný spoj“, protože Cu je chemický symbol pro měď ) je rozšířením pro „kabelovou verzi PCI Express“, která funguje jako konkurent verze 3 rozhraní Thunderbolt. Verze 1.0 OCuLink, vydaná v říjnu 2015, podporuje přes měděnou kabeláž až PCIe 3.0 × 4 pruhy (8 GT/s , 3,9 GB/s); v budoucnu se může objevit verze s optickými vlákny .

OCuLink v nejnovější verzi (OCuLink-2) má až 16 GB/s, zatímco maximální šířka pásma kabelu Thunderbolt 4 s plnou rychlostí je 5 GB/s. Někteří dodavatelé mohou navrhnout svůj konektorový produkt tak, aby byl schopen podporovat příští generaci PCI Express 5.0 běžící rychlostí 4 GB/s na pruh pro budoucí testování a minimalizaci nákladů na vývoj v příštích několika letech. PCI-SIG původně očekával, že přinese OCuLink do notebooků pro připojení výkonných externích boxů GPU. Ukázalo se, že jde o vzácné použití. Místo toho se OCuLink stal oblíbeným pro propojení PCIe na serverech.

Derivační formy

Mnoho dalších tvarových faktorů používá nebo je schopno používat PCIe. Tyto zahrnují:

• Karta nízké výšky
• ExpressCard : nástupce formátu PC Card (s × 1 PCIe a USB 2.0; připojitelné za provozu)
• PCI Express ExpressModule: Modulární tvarový modul připojitelný za provozu definovaný pro servery a pracovní stanice
• Karta XQD : Standardní flashová karta založená na PCI Express od asociace CompactFlash s × 2 PCIe
• Karta CFexpress : Flash karta založená na PCI Express od asociace CompactFlash ve třech formátech podporujících 1 až 4 PCIe dráhy
• Karta SD: Sběrnice SD Express , představená ve verzi 7.0 specifikace SD, využívá propojení × 1 PCIe
• XMC : Podobně jako tvarový faktor CMC / PMC (VITA 42.3)
• AdvancedTCA : Doplněk CompactPCI pro větší aplikace; podporuje topologie sériového rozhraní backplane
• AMC : Doplněk ke specifikaci AdvancedTCA ; podporuje procesorové a I/O moduly na deskách ATCA (× 1, × 2, × 4 nebo × 8 PCIe).
• FeaturePak : Malý formát rozšiřující karty (43  mm × 65 mm) pro vestavěné aplikace a aplikace malého formátu, který implementuje dva konektory PCIe × 1 na konektor s vysokou hustotou spolu s USB, I2C a až 100 body I /Ó
• Universal IO : Varianta od Super Micro Computer Inc navržená pro použití v nízkoprofilových šasi montovaných do racku. Má obrácenou konzolu konektoru, takže se nevejde do normální zásuvky PCI Express, ale je kompatibilní s kolíky a lze ji vložit, pokud je držák odstraněn.
• M.2 (dříve známý jako NGFF)
• M-PCIe přináší PCIe 3.0 do mobilních zařízení (jako jsou tablety a smartphony), přes fyzickou vrstvu M-PHY .
• U.2 (dříve známý jako SFF-8639)

Konektor slotu PCIe může také přenášet jiné protokoly než PCIe. Některé čipové sady Intel řady 9xx podporují Serial Digital Video Out , proprietární technologii, která využívá slot pro přenos video signálů z integrované grafiky hostitelského CPU namísto PCIe, a to pomocí podporovaného doplňku.

Protokol transakční vrstvy PCIe lze také použít přes některá další propojení, která nejsou elektricky PCIe:

• Thunderbolt : Bezdrátový standard propojení od společnosti Intel, který kombinuje protokoly DisplayPort a PCIe ve formě kompatibilní s Mini DisplayPort . Thunderbolt 3.0 také kombinuje USB 3.1 a na rozdíl od Mini DisplayPort využívá formát USB-C .
• USB4

Historie a revize

Zatímco v počátečním vývoji byl PCIe zpočátku označován jako HSI (pro vysokorychlostní propojení ), prošel změnou názvu na 3GIO (pro I/O 3. generace ), než se konečně usadil na názvu PCI -SIG PCI Express . Technická pracovní skupina s názvem Arapaho Work Group (AWG) vypracovala standard. U počátečních návrhů sestával AWG pouze z inženýrů Intel; následně se AWG rozšířilo o průmyslové partnery.

Od té doby PCIe prošlo několika velkými i menšími revizemi, které zlepšily výkon a další funkce.

Výkon propojení PCI Express

Verze	pou- redukovány	Kód linky	Přenosová rychlost	Propustnost
				× 1	× 2	× 4	× 8	× 16
1,0	2003	8b/10b	2,5 GT/s	0,250 GB/s	0,500 GB/s	1 000 GB/s	2 000 GB/s	4 000 GB/s
2.0	2007	8b/10b	5,0 GT/s	0,500 GB/s	1 000 GB/s	2 000 GB/s	4 000 GB/s	8 000 GB/s
3,0	2010	128b/130b	8,0 GT/s	0,985 GB/s	1,969 GB/s	3,938 GB/s	07,877 GB/s	15,754 GB/s
4,0	2017	128b/130b	16,0 GT/s	1,969 GB/s	3,938 GB/s	07,877 GB/s	15,754 GB/s	031,508 GB/s
5,0	2019	128b/130b	32,0 GT/s	3,938 GB/s	07,877 GB/s	15,754 GB/s	31,508 GB/s	63,015 GB/s
6,0 (plánováno)	2021	PAM-4 + 256B FLIT + FEC	64,0 GT/s 32,0 G Bd	8 000 GB/s	16 000 GB/s	32 000 GB/s	64 000 GB/s	128 000 GB/s

Poznámky

PCI Express 1.0a

V roce 2003 společnost PCI-SIG představila PCIe 1.0a s datovou rychlostí na dráhu 250 MB/s a přenosovou rychlostí 2,5 gigatransferu za sekundu (GT/s).

Přenosová rychlost je vyjádřena v přenosech za sekundu namísto bitů za sekundu, protože počet přenosů zahrnuje režijní bity, které neposkytují další propustnost; PCIe 1.x používá kódovací schéma 8b/10b , což má za následek 20% (= 2/10) režii na šířku pásma surového kanálu. V terminologii PCIe se tedy přenosová rychlost týká kódované přenosové rychlosti: 2,5 GT/s je 2,5 Gb/s na kódovaném sériovém propojení. To odpovídá 2,0 Gb/s předkódovaných dat nebo 250 MB/s, což se v PCIe označuje jako propustnost.

PCI Express 1.1

V roce 2005 představil PCI-SIG PCIe 1.1. Tato aktualizovaná specifikace obsahuje vysvětlení a několik vylepšení, ale je plně kompatibilní s PCI Express 1.0a. Nebyly provedeny žádné změny rychlosti přenosu dat.

PCI Express 2.0

Společnost PCI-SIG oznámila dostupnost specifikace PCI Express Base 2.0 dne 15. ledna 2007. Standard PCIe 2.0 zdvojnásobuje přenosovou rychlost ve srovnání s PCIe 1,0 až 5  GT/s a propustnost na dráhu se zvyšuje z 250 MB/s na 500 MB /s. V důsledku toho může 16pásmový konektor PCIe (× 16) podporovat celkovou propustnost až 8 GB/s.

Sloty na základní desce PCIe 2.0 jsou plně zpětně kompatibilní s kartami PCIe v1.x. Karty PCIe 2.0 jsou také obecně zpětně kompatibilní se základními deskami PCIe 1.x s využitím dostupné šířky pásma PCI Express 1.1. Celkově lze říci, že grafické karty nebo základní desky určené pro verzi v2.0 fungují, přičemž druhou jsou verze v1.1 nebo v1.0a.

PCI-SIG také uvedl, že PCIe 2.0 nabízí vylepšení protokolu pro přenos dat z bodu do bodu a jeho softwarové architektury.

První čipovou sadou Intel s podporou PCIe 2.0 byl X38 a desky se začaly dodávat od různých dodavatelů ( Abit , Asus , Gigabyte ) od 21. října 2007. AMD začalo podporovat PCIe 2.0 s řadou čipových sad AMD 700 a nVidia začala s MCP72 . Všechny předchozí čipové sady Intel, včetně čipové sady Intel P35 , podporovaly PCIe 1.1 nebo 1.0a.

Stejně jako 1.x, PCIe 2.0 používá schéma kódování 8b/10b , takže poskytuje na dráhu efektivní 4 Gbit/s max. přenosovou rychlost ze své rychlosti 5 GT/s nezpracovaných dat.

PCI Express 2.1

PCI Express 2.1 (se specifikací ze dne 4. března 2009) podporuje velkou část systémů pro správu, podporu a odstraňování problémů plánovaných pro plnou implementaci v PCI Express 3.0. Rychlost je však stejná jako u PCI Express 2.0. Nárůst výkonu ze slotu narušuje zpětnou kompatibilitu mezi kartami PCI Express 2.1 a některými staršími základními deskami s 1.0/1.0a, ale většina základních desek s konektory PCI Express 1.1 je jejich výrobci vybavena aktualizací systému BIOS prostřednictvím nástrojů na podporu zpětné kompatibility karet s PCIe 2.1.

PCI Express 3.0

Revize specifikace PCI Express 3.0 Base 3.0 byla k dispozici v listopadu 2010, po několika zpožděních. V srpnu 2007 PCI-SIG oznámil, že PCI Express 3.0 bude přenášet přenosovou rychlost 8 gigatransférů za sekundu (GT/s) a že bude zpětně kompatibilní se stávajícími implementacemi PCI Express. V té době bylo také oznámeno, že konečná specifikace pro PCI Express 3.0 bude odložena až do 2. čtvrtletí 2010. Nové funkce pro specifikaci PCI Express 3.0 zahrnují řadu optimalizací pro lepší signalizaci a integritu dat, včetně ekvalizace vysílače a přijímače, PLL vylepšení, obnovení dat hodin a vylepšení kanálů pro aktuálně podporované topologie.

Po šestiměsíční technické analýze proveditelnosti škálování šířky propojovacího pásma PCI Express, analýza PCI-SIG zjistila, že 8 gigatransferů za sekundu lze vyrábět v běžné technologii křemíkových procesů a lze je nasadit se stávajícími nízkonákladovými materiály a infrastrukturou, při zachování plné kompatibility (se zanedbatelným dopadem) na zásobník protokolů PCI Express.

PCI Express 3.0 upgraduje kódovací schéma na 128b/130b z předchozího kódování 8b/10b , čímž se snižuje režie šířky pásma z 20% PCI Express 2.0 na přibližně 1,54% (= 2/130). Přenosová rychlost 8 GT/s PCI Express 3.0 efektivně přináší 985 MB/s na dráhu, což téměř zdvojnásobuje šířku pásma jízdního pruhu ve srovnání s PCI Express 2.0.

Dne 18. listopadu 2010 skupina PCI Special Interest Group oficiálně publikovala svým členům finalizovanou specifikaci PCI Express 3.0 pro vytváření zařízení na základě této nové verze PCI Express.

PCI Express 3.1

V září 2013 byla oznámena verze PCI Express 3.1, která bude vydána koncem roku 2013 nebo začátkem roku 2014, čímž se konsolidují různá vylepšení publikované specifikace PCI Express 3.0 ve třech oblastech: správa napájení, výkon a funkčnost. To bylo propuštěno v listopadu 2014.

PCI Express 4.0

Dne 29. listopadu 2011 PCI-SIG předběžně oznámil PCI Express 4.0, poskytující přenosovou rychlost 16 GT/s, která zdvojnásobuje šířku pásma poskytovanou PCI Express 3.0, při zachování zpětné a dopředné kompatibility jak v softwarové podpoře, tak v použitém mechanickém rozhraní. Specifikace PCI Express 4.0 také přináší OCuLink-2, alternativu k Thunderboltu . OCuLink verze 2 má až 16 GT/s (celkem 8  GB/s pro × 4 pruhy), přičemž maximální šířka pásma odkazu Thunderbolt 3 je 5  GB/s.

V srpnu 2016 představila společnost Synopsys na fóru Intel Developer Forum testovací stroj se systémem PCIe 4.0 . Jejich IP bylo licencováno několika firmám, které plánují představit své čipy a produkty na konci roku 2016.

Společnost PCI-SIG oficiálně oznámila vydání konečné specifikace PCI Express 4.0 dne 8. června 2017. Specifikace zahrnuje vylepšení flexibility, škálovatelnosti a nižší spotřeby.

Společnost Mellanox Technologies oznámila  15. června 2016 první 100  Gbit/s síťový adaptér s PCIe 4.0 a 10. listopadu 2016 první 200 Gbit/s síťový adaptér s PCIe 4.0.

IBM oznámila 5. prosince 2017 jako součást systémového oznámení AC922 první CPU s podporou PCIe 4.0, POWER9 .

Společnost NETINT Technologies představila 17. července 2018 první NVMe SSD založené na PCIe 4.0, před Flash Memory Summit 2018

Společnost AMD 9. ledna 2019 oznámila, že její nadcházející procesory na bázi Zen 2 a čipová sada X570 budou podporovat PCIe 4.0. AMD doufalo, že povolí částečnou podporu starších čipových sad, ale nestabilita způsobená stopami základních desek, které neodpovídají specifikacím PCIe 4.0, to znemožnila.

Společnost Intel vydala své první mobilní CPU s podporou PCI Express 4.0 v polovině roku 2020 jako součást mikroarchitektury Tiger Lake .

PCI Express 5.0

V červnu 2017 oznámila PCI-SIG předběžnou specifikaci PCI Express 5.0. Očekávalo se, že se šířka pásma zvýší na 32  GT/s, což poskytne 63  GB/s v každém směru v konfiguraci se 16 pruhy. Očekávalo se, že návrh specifikace bude standardizován v roce 2019. Zpočátku se z hlediska technické proveditelnosti uvažovalo také o rychlosti 25,0 GT/s .

7. června 2017 na PCI-SIG DevCon zaznamenala společnost Synopsys první ukázku PCI Express 5.0 při rychlosti 32 GT/s.

Dne 31. května 2018 oznámila společnost PLDA dostupnost svého IP řadiče XpressRICH5 PCIe 5.0 na základě návrhu 0.7 specifikace PCIe 5.0 ve stejný den.

Dne 10. prosince 2018 vydala společnost PCI SIG svým členům verzi 0.9 specifikace PCIe 5.0 a 17. ledna 2019 společnost PCI SIG oznámila, že verze 0.9 byla ratifikována, přičemž verze 1.0 je určena k vydání v prvním čtvrtletí roku 2019.

Dne 29. května 2019 společnost PCI-SIG oficiálně oznámila vydání konečné specifikace PCI-Express 5.0.

Dne 20. listopadu 2019 Jiangsu Huacun představil první řadič PCIe 5.0 HC9001 ve výrobním procesu 12 nm. Výroba byla zahájena v roce 2020.

PCI Express 6.0

Dne 18. června 2019 oznámila společnost PCI-SIG vývoj specifikace PCI Express 6.0. Očekává se, že se šířka pásma zvýší na 64  GT/s, čímž se získá 16  GB/s v každém směru v konfiguraci se 16 pruhy, s cílovým datem vydání 2021. Nový standard používá 4stupňovou pulzní amplitudovou modulaci (PAM-4) s dopřednou korekcí chyb s nízkou latencí (FEC) namísto modulace bez návratu k nule (NRZ). Na rozdíl od předchozích verzí PCI Express se pro zvýšení integrity dat používá dopředná korekce chyb a jako linkový kód se používá PAM-4, takže při každém přenosu jsou přeneseny dva bity. S  rychlostí přenosu dat 64 GT/s (surový bitový tok)  je v konfiguraci × 16 možné až 252 GB/s.

24. února 2020 byla vydána specifikace revize 0.5 PCI Express 6.0 („první koncept“ se všemi definovanými architektonickými aspekty a požadavky).

Dne 5. listopadu 2020 byla vydána specifikace PCI Express 6.0 revize 0.7 („kompletní návrh“ s elektrickými specifikacemi ověřenými prostřednictvím testovacích čipů).

Dne 6. října 2021 byla vydána specifikace PCI Express 6.0 revize 0.9 („konečný návrh“).

Rozšíření a budoucí směry

Někteří prodejci nabízejí produkty PCIe přes optické vlákno, ale tito obecně nacházejí použití pouze ve specifických případech, kde je upřednostňováno transparentní přemostění PCIe před používáním běžnějšího standardu (například InfiniBand nebo Ethernet ), který může vyžadovat další software na jeho podporu; současné implementace se zaměřují spíše na vzdálenost než na surovou šířku pásma a obvykle neimplementují úplný odkaz × 16.

Společnost Thunderbolt byla vyvinuta společnostmi Intel a Apple jako vysokorychlostní rozhraní pro obecné účely kombinující logické propojení PCIe s DisplayPort a původně bylo zamýšleno jako celovláknové rozhraní, ale vzhledem k počátečním obtížím při vytváření uživatelsky přívětivého propojení vláken bylo téměř všechny implementace jsou měděné systémy. Výraznou výjimkou je Sony VAIO Z VPC-Z2, které používá nestandardní port USB s optickou komponentou pro připojení k vnějšímu grafickému adaptéru PCIe. Apple byl hlavním hnacím motorem přijetí Thunderboltu do roku 2011, ačkoli několik dalších prodejců oznámilo nové produkty a systémy s Thunderboltem. Thunderbolt 3 tvoří základstandardu USB4 .

Mobilní PCIe specifikace (ve zkratce M-PCIe ) umožňuje PCI Express architektura operovat přes Mipi aliance ‚s M-PHY technologie fyzické vrstvy. Mobile PCIe, navazující na již existující rozšířené přijetí M-PHY a jeho design s nízkým výkonem, umožňuje mobilním zařízením používat PCI Express.

Proces návrhu

Ve specifikaci PCI-SIG je 5 primárních vydání/kontrolních bodů:

• Návrh 0,3 (koncept): tato verze může mít několik podrobností, ale nastiňuje obecný přístup a cíle.
• Návrh 0,5 (první návrh): toto vydání má kompletní sadu architektonických požadavků a musí plně odpovídat cílům stanoveným v návrhu 0,3.
• Draft 0.7 (Complete draft): tato verze musí mít definovanou kompletní sadu funkčních požadavků a metod a po této verzi nesmí být do specifikace přidána žádná nová funkčnost. Před vydáním tohoto návrhu musely být elektrické specifikace ověřeny pomocí testovacího křemíku.
• Návrh 0.9 (konečný návrh): toto vydání umožňuje členským společnostem PCI-SIG provádět interní kontrolu duševního vlastnictví a po tomto návrhu nejsou povoleny žádné funkční změny.
• 1.0 (Konečné vydání): toto je konečná a definitivní specifikace a veškeré změny nebo vylepšení jsou provedeny prostřednictvím dokumentace Errata a respektive oznámení o technických změnách (ECN).

Historicky nejčasnější uživatelé nové specifikace PCIe obvykle začínají navrhovat s Draft 0.5, protože mohou s jistotou vybudovat svou aplikační logiku kolem nové definice šířky pásma a často dokonce začít vyvíjet pro jakékoli nové funkce protokolu. Ve fázi Draft 0,5 však stále existuje velká pravděpodobnost změn ve skutečné implementaci vrstvy protokolu PCIe, takže designéři odpovědní za interní vývoj těchto bloků mohou váhavěji začít pracovat než ti, kteří používají IP rozhraní z externích zdrojů.

Shrnutí hardwarového protokolu

Spojení PCIe je postaveno na vyhrazených jednosměrných párech sériových (1bitových) připojení point-to-point známých jako pruhy . To je v ostrém kontrastu k dřívějšímu připojení PCI, což je sběrnicový systém, kde všechna zařízení sdílejí stejnou obousměrnou, 32bitovou nebo 64bitovou paralelní sběrnici.

PCI Express je vrstvený protokol , který se skládá z transakční vrstvy , vrstvy datového spojení a fyzické vrstvy . Vrstva Data Link Layer je rozdělena tak, aby zahrnovala podvrstvu řízení přístupu k médiím (MAC). Fyzická vrstva je rozdělena na logické a elektrické podvrstvy. Fyzická logická podvrstva obsahuje podvrstvu fyzického kódování (PCS). Podmínky jsou vypůjčené z modelu síťového protokolu IEEE 802 .

Fyzická vrstva

Spojovací kolíky a délky

Dráhy	Špendlíky		Délka
	Celkový	Variabilní	Celkový	Variabilní
0× 1	2 × 18 = 036	2 × 07 = 014	25 mm	07,65 mm
0× 4	2 × 32 = 064	2 × 21 = 042	39 mm	21,65 mm
0× 8	2 × 49 = 098	2 × 38 = 076	56 mm	38,65 mm
× 16	2 × 82 = 164	2 × 71 = 142	89 mm	71,65 mm

Specifikace PCIe Physical Layer ( PHY , PCIEPHY , PCI Express PHY nebo PCIe PHY ) je rozdělena do dvou dílčích vrstev, které odpovídají elektrickým a logickým specifikacím. Logická podvrstva je někdy dále rozdělena na podvrstvu MAC a PCS, ačkoli toto rozdělení formálně není součástí specifikace PCIe. Specifikace publikovaná společností Intel, rozhraní PHY pro PCI Express (PIPE), definuje funkční rozdělení MAC/PCS a rozhraní mezi těmito dvěma dílčími vrstvami. Specifikace PIPE také identifikuje vrstvu připojení fyzické média (PMA), která zahrnuje serializátor/deserializátor (SerDes) a další analogové obvody; vzhledem k tomu, že implementace SerDes se mezi dodavateli ASIC velmi liší , PIPE neurčuje rozhraní mezi PCS a PMA.

Na elektrické úrovni se každý jízdní pruh skládá ze dvou jednosměrných diferenciálních párů pracujících na rychlosti 2,5, 5, 8 nebo 16  Gbit /s, v závislosti na dojednaných schopnostech. Vysílání a příjem jsou oddělené diferenciální páry, celkem tedy čtyři datové vodiče v jednom pruhu.

Spojení mezi libovolnými dvěma zařízeními PCIe se nazývá propojení a je vytvořeno ze sbírky jednoho nebo více pruhů . Všechna zařízení musí minimálně podporovat propojení s jedním pruhem (× 1). Zařízení mohou volitelně podporovat širší odkazy složené ze 2, 4, 8 nebo 16 pruhů. To umožňuje velmi dobrou kompatibilitu dvěma způsoby:

• Karta PCIe se fyzicky vejde (a funguje správně) do jakéhokoli slotu, který je alespoň tak velký, jaký je (např. Karta × 1 funguje v libovolném slotu);
• Slot velké fyzické velikosti (např. × 16) lze elektricky zapojit s menším počtem drah (např. × 1, × 4, × 8 nebo × 12), pokud poskytuje zemní spojení vyžadovaná větším fyzickým slotem velikost.

V obou případech PCIe vyjednává nejvyšší vzájemně podporovaný počet jízdních pruhů. Mnoho verzí grafických karet, základních desek a systému BIOS je ověřeno, že podporují připojení × 1, × 4, × 8 a × 16 na stejném připojení.

Šířka konektoru PCIe je 8,8 mm, výška 11,25 mm a délka je variabilní. Pevná část konektoru má délku 11,65 mm a obsahuje dvě řady po 11 pinech (celkem 22 vývodů), přičemž délka druhé části je proměnlivá v závislosti na počtu pruhů. Kolíky jsou rozmístěny v intervalech 1 mm a tloušťka karty vstupující do konektoru je 1,6 mm.

Přenos dat

PCIe odesílá všechny řídicí zprávy, včetně přerušení, přes stejné odkazy používané pro data. Sériový protokol nelze nikdy blokovat, takže latence je stále srovnatelná s konvenčním PCI, který má vyhrazené přerušovací linky. Když se vezme v úvahu problém IRQ sdílení přerušení na základě pinů a skutečnost, že zprávy signalizované přerušení (MSI) mohou obejít I/O APIC a být doručeny přímo do CPU, výkon MSI skončí podstatně lepší.

Data přenášená na vícepruhových spojích jsou prokládána, což znamená, že každý následující bajt je poslán do následujících pruhů. Specifikace PCIe označuje toto prokládání jako prokládání dat . Ačkoli vyžaduje synchronizace příchozích prokládaných dat (nebo zkosení ) významnou hardwarovou složitost , může prokládání výrazně snížit latenci n ^-tého bajtu na odkazu. I když pruhy nejsou těsně synchronizovány, existuje zúžení mezi pruhy a pruhy 20/8/6 ns pro 2,5/5/8 GT/s, takže hardwarové vyrovnávací paměti mohou znovu zarovnat pruhovaná data. Kvůli požadavkům na odsazení nemusí prokládání nutně snížit latenci malých datových paketů na odkazu.

Stejně jako u jiných protokolů sériového přenosu s vysokou přenosovou rychlostí jsou hodiny vloženy do signálu. Na fyzické úrovni využívá PCI Express 2.0 schéma kódování 8b/10b (řádkový kód) k zajištění toho, aby řetězce po sobě jdoucích identických číslic (nuly nebo jedničky) byly omezeny délkou. Toto kódování bylo použito k tomu, aby přijímač neztratil přehled o tom, kde jsou bitové hrany. V tomto kódovacím schématu je každých osm (nekódovaných) bitů užitečného zatížení dat nahrazeno 10 (kódovanými) bity přenosových dat, což způsobuje 20% režii v elektrické šířce pásma. Aby se zlepšila dostupná šířka pásma, PCI Express verze 3.0 místo toho používá kódování 128b/130b (0,0154% režie). Kódování linky omezuje délku běhu řetězců s identickými číslicemi v datových tocích a zajišťuje, že přijímač zůstane synchronizován s vysílačem pomocí obnovy hodin .

Žádoucí rovnováhy (a tedy spektrální hustoty ) 0 a 1 bitů v datovém toku je dosaženo XORingem známého binárního polynomu jako " scrambleru " pro datový tok ve zpětnovazební topologii. Protože je známý skramblovací polynom, lze data obnovit podruhým použitím XOR. Kroky šifrování i dešifrování se provádějí v hardwaru.

Datová vrstva

Vrstva datového spojení provádí tři důležité služby pro expresní odkaz PCIe:

1. sekvence paketů transakční vrstvy (TLP), které jsou generovány transakční vrstvou,
2. zajistit spolehlivé doručování TLP mezi dva koncové body prostřednictvím potvrzovacího protokolu ( signalizace ACK a NAK ), který výslovně vyžaduje přehrávání nepotvrzených/špatných TLP,
3. inicializovat a spravovat kredity řízení toku

Na straně přenosu vrstva datového spoje generuje přírůstkové pořadové číslo pro každý odchozí TLP. Slouží jako jedinečný identifikační štítek pro každý přenášený TLP a je vložen do hlavičky odchozího TLP. Na konec každého odchozího TLP je také připojen 32bitový kontrolní kód cyklické redundance (v tomto kontextu známý jako Link CRC nebo LCRC).

Na straně příjmu jsou přijaté TLP LCRC a pořadové číslo validovány v linkové vrstvě. Pokud buď kontrola LCRC selže (indikuje chybu dat), nebo je pořadové číslo mimo rozsah (nesousledně od posledního platného přijatého TLP), pak špatný TLP, stejně jako všechny TLP přijaté po špatném TLP, jsou považovány za neplatné a vyřazené. Přijímač odešle zápornou potvrzovací zprávu (NAK) s pořadovým číslem neplatného TLP a požádá o opětovné odeslání všech TLP před toto pořadové číslo. Pokud přijatý TLP projde kontrolou LCRC a má správné pořadové číslo, bude považován za platný. Propojovací přijímač zvyšuje pořadové číslo (které sleduje poslední přijatý dobrý TLP) a předává platný TLP do transakční vrstvy příjemce. Do vzdáleného vysílače je odeslána zpráva ACK, která indikuje, že TLP byl úspěšně přijat (a potažmo všechny TLP s předchozími pořadovými čísly.)

Pokud vysílač přijme zprávu NAK nebo není přijato žádné potvrzení (NAK nebo ACK), dokud nevyprší časový limit, vysílač musí znovu vyslat všechny TLP, u nichž chybí kladné potvrzení (ACK). Kromě trvalé poruchy zařízení nebo přenosového média představuje spojovací vrstva spolehlivé připojení k transakční vrstvě, protože přenosový protokol zajišťuje doručování TLP přes nespolehlivé médium.

Kromě odesílání a přijímání TLP generovaných transakční vrstvou vrstva datového spoje také generuje a spotřebovává pakety vrstvy datového odkazu (DLLP). Signály ACK a NAK jsou sdělovány prostřednictvím knihoven DLLP, stejně jako některé zprávy správy napájení a informace o kreditu řízení toku (jménem transakční vrstvy).

V praxi je počet letových, nepotvrzených TLP na spoji omezen dvěma faktory: velikostí vyrovnávací paměti pro přehrávání vysílače (která musí ukládat kopii všech vysílaných TLP, dokud je vzdálený přijímač ACK nepřijme) a řízení toku kredity vydané přijímačem vysílači. PCI Express vyžaduje, aby všechny přijímače vydávaly minimální počet kreditů, aby bylo zaručeno, že propojení umožní odesílání protokolů PCIConfig TLP a zpráv TLP.

Transakční vrstva

PCI Express implementuje rozdělené transakce (transakce s požadavkem a odpovědí oddělené časem), což umožňuje propojení přenášet další provoz, zatímco cílové zařízení shromažďuje data pro odpověď.

PCI Express využívá řízení toku na základě kreditu. V tomto schématu zařízení inzeruje počáteční částku kreditu za každou přijatou vyrovnávací paměť ve své transakční vrstvě. Zařízení na opačném konci odkazu při odesílání transakcí na toto zařízení počítá počet kreditů, které každý TLP spotřebuje ze svého účtu. Odesílající zařízení smí vysílat TLP pouze tehdy, pokud to neznamená, že jeho spotřebovaný kredit překročí jeho kreditní limit. Když přijímající zařízení dokončí zpracování TLP ze své vyrovnávací paměti, signalizuje to vrácení kreditů odesílajícímu zařízení, což zvýší úvěrový limit o obnovenou částku. Počitadla kreditů jsou modulární čítače a srovnání spotřebovaných kreditů s úvěrovým limitem vyžaduje modulární aritmetiku . Výhodou tohoto schématu (ve srovnání s jinými metodami, jako jsou stavy čekání nebo přenosové protokoly založené na handshake), je to, že latence návratnosti úvěru neovlivňuje výkon za předpokladu, že nedojde k dosažení úvěrového limitu. Tento předpoklad je obecně splněn, pokud je každé zařízení navrženo s adekvátními velikostmi vyrovnávací paměti.

PCIe 1.x je často citován pro podporu datové rychlosti 250 MB/s v každém směru, na pruh. Tento obrázek je výpočtem z rychlosti fyzické signalizace (2,5  gigabaudu ) děleno režií kódování (10 bitů na bajt). To znamená, že karta PCIe se šestnácti pruhy (× 16) by pak teoreticky byla schopná 16 × 250 MB/s = 4 GB/s v každém směru. I když je to správné, pokud jde o datové bajty, smysluplnější výpočty jsou založeny na použitelné rychlosti užitečného zatížení dat, která závisí na profilu provozu, který je funkcí úrovně aplikace na vysoké úrovni (softwaru) a mezilehlého protokolu.

Stejně jako ostatní systémy sériového propojení s vysokou přenosovou rychlostí má PCIe protokol a režii zpracování díky dodatečné robustnosti přenosu (CRC a potvrzení). Dlouhé nepřetržité jednosměrné přenosy (jako jsou ty typické pro vysoce výkonné řadiče úložiště) se mohou přiblížit> 95% hrubé datové rychlosti PCIe (jízdního pruhu). Tyto přenosy také nejvíce těží ze zvýšeného počtu jízdních pruhů (× 2, × 4 atd.). Ale v typičtějších aplikacích (jako je USB nebo ethernetový řadič) je dopravní profil charakterizován jako krátké datové pakety s častým vynuceným potvrzením. Tento typ provozu snižuje účinnost propojení, kvůli režii z analýzy paketů a vynuceným přerušením (buď v hostitelském rozhraní zařízení nebo CPU počítače). Protože se jedná o protokol pro zařízení připojená ke stejné desce s plošnými spoji , nevyžaduje stejnou toleranci pro chyby přenosu jako protokol pro komunikaci na delší vzdálenosti, a proto tato ztráta účinnosti není pro PCIe specifická.

Účinnost odkazu

Jako u všech komunikačních odkazů typu „síť jako“ je část „surové“ šířky pásma spotřebována režií protokolu:

Dráha PCIe 1.x například nabízí rychlost přenosu dat nad fyzickou vrstvou 250 MB/s (simplex). Nejde o šířku pásma užitečného zatížení, ale o šířku pásma fyzické vrstvy - dráha PCIe musí nést další informace, aby byla zajištěna plná funkčnost.

Balíček transakční vrstvy Gen 2

Vrstva	PHY	Datová vrstva	Transakce			Datová vrstva	PHY
Data	Start	Sekvence	Záhlaví	Užitečné zatížení	ECRC	LCRC	Konec
Velikost (bajty)	1	2	12 nebo 16	0 až 4096	4 (volitelně)	4	1

Režie Gen2 je pak 20, 24 nebo 28 bajtů na transakci.

Balíček transakční vrstvy Gen 3

Vrstva	G3 PHY	Datová vrstva	Transakční vrstva			Datová vrstva
Data	Start	Sekvence	Záhlaví	Užitečné zatížení	ECRC	LCRC
Velikost (bajty)	4	2	12 nebo 16	0 až 4096	4 (volitelně)	4

Režie Gen3 je pak 22, 26 nebo 30 bajtů na transakci.

Pro 128 bajtů užitečné zatížení je 86% a 98% pro 1024 bajtů užitečné zatížení. U malých přístupů, jako je nastavení registru (4 bajty), účinnost klesá až na 16%. ${\ displaystyle {\ text {Packet Efficiency}} = {\ frac {\ text {Payload}} {\ left ({\ text {Payload}}+{\ text {OverHead}} \ right)}}}}$

Maximální velikost užitečného zatížení (MPS) je nastavena na všech zařízeních na základě nejmenšího maxima na jakémkoli zařízení v řetězci. Pokud má jedno zařízení MPS 128 bytů, všechna zařízení stromu musí nastavit MPS na 128 bytů. V tomto případě bude mít sběrnice maximální účinnost 86% pro zápisy.

Aplikace

PCI Express pracuje ve spotřebitelských, serverových a průmyslových aplikacích jako propojení na úrovni základní desky (k propojení periferií namontovaných na základní desce), propojení pasivní základní desky a jako rozhraní rozšiřující karty pro přídavné desky.

Prakticky ve všech moderních počítačích (od roku 2012), od spotřebitelských notebooků a stolních počítačů po podnikové datové servery, slouží sběrnice PCIe jako propojení na úrovni základní desky, které spojuje procesor hostitelského systému s oběma integrovanými periferiemi (integrovanými obvody na povrch) a přídavné periferie (rozšiřující karty). Ve většině těchto systémů sběrnice PCIe existuje společně s jednou nebo více staršími sběrnicemi PCI pro zpětnou kompatibilitu s velkým množstvím starších periferií PCI.

Od roku 2013 PCI Express nahradil AGP jako výchozí rozhraní pro grafické karty v nových systémech. Téměř všechny modely grafických karet vydaných od roku 2010 společnostmi AMD (ATI) a Nvidia používají PCI Express. Nvidia využívá vysokorychlostní přenos dat PCIe pro svoji technologii SLI ( Scalable Link Interface ), která umožňuje více grafických karet stejné čipové sady a čísla modelu běžet v tandemu, což umožňuje vyšší výkon. AMD také vyvinulo multi-GPU systém založený na PCIe s názvem CrossFire . AMD, Nvidia a Intel vydaly čipové sady základních desek, které podporují až čtyři sloty PCIe × 16, což umožňuje konfiguraci karet s třemi GPU a čtyř GPU.

Externí GPU

Teoreticky by externí PCIe mohlo poskytnout notebooku grafický výkon stolního počítače, a to připojením notebooku k libovolné stolní grafické kartě PCIe (uzavřené ve vlastním externím pouzdře, s napájením a chlazením); to je možné s rozhraním ExpressCard nebo Thunderbolt . Rozhraní ExpressCard poskytuje přenosové rychlosti 5 Gbit/s (propustnost 0,5 GB/s), zatímco rozhraní Thunderbolt poskytuje přenosové rychlosti až 40 Gbit/s (propustnost 5 GB/s).

V roce 2006, Nvidia vyvinula Quadro Plex externí PCIe rodina GPU , která může být použita pro pokročilé grafické aplikace pro profesionální trh. Tyto grafické karty vyžadují slot PCI Express x8 nebo x16 pro kartu na straně hostitele, která se připojuje k Plexu prostřednictvím VHDCI nesoucího osm linek PCIe.

V roce 2008 AMD oznámila technologii ATI XGP , založenou na proprietárním kabelážním systému, který je kompatibilní s přenosy signálu PCIe × 8. Tento konektor je k dispozici u notebooků Fujitsu Amilo a Acer Ferrari One. Společnost Fujitsu brzy poté uvedla na trh skříň AMILO GraphicBooster pro XGP. Kolem roku 2010 společnost Acer uvedla na trh grafický dok Dynavivid pro XGP.

V roce 2010 byly zavedeny externí rozbočovače karet, které lze připojit k notebooku nebo stolnímu počítači pomocí slotu PCI ExpressCard. Tyto rozbočovače mohou přijímat grafické karty plné velikosti. Mezi příklady patří MSI GUS, ViDock od Village Instrument, Asus XG Station , adaptér Bplus PE4H V3.2 a také improvizovanější zařízení pro kutily. Taková řešení jsou však omezena velikostí (často pouze × 1) a verzí dostupného slotu PCIe na notebooku.

Rozhraní Intel Thunderbolt poskytlo novou možnost externího připojení ke kartě PCIe. Magma vydala ExpressBox 3T, který pojme až tři karty PCIe (dvě na × 8 a jedna na × 4). MSI také vydalo Thunderbolt GUS II, šasi PCIe určené pro grafické karty. Dalšími produkty, jako jsou Sonnet's Echo Express a mLogic's mLink, jsou Thunderbolt PCIe šasi v menším provedení.

V roce 2017 byly představeny plnohodnotnější externí rozbočovače karet, například Razer Core, který má rozhraní PCIe × 16 v plné délce.

Úložná zařízení

Protokol PCI Express lze použít jako datové rozhraní pro flash paměťová zařízení, jako jsou paměťové karty a disky SSD.

Karta XQD je formát paměťové karty využívající PCI Express vyvinutý společností CompactFlash Association s přenosovou rychlostí až 1 GB/s.

Mnoho vysoce výkonných SSD disků podnikové třídy je navrženo jako karta řadiče PCI Express RAID . Než byla NVMe standardizována, mnoho z těchto karet používalo ke komunikaci s operačním systémem proprietární rozhraní a vlastní ovladače; ve srovnání s jednotkami Serial ATA nebo SAS měly mnohem vyšší přenosové rychlosti (přes 1 GB/s) a IOPS (více než jeden milion I/O operací za sekundu) . Například v roce 2011 OCZ a Marvell společně vyvinuli nativní řadič SSD PCI Express pro slot PCI Express 3.0 × 16 s maximální kapacitou 12 TB a výkonem sekvenčních přenosů až 7,2 GB/s a až 2,52 milionu IOPS v náhodných přenosech.

SATA Express bylo rozhraní pro připojení SSD přes porty kompatibilní se SATA, volitelně poskytující více linek PCI Express jako čisté připojení PCI Express k připojenému úložnému zařízení. M.2 je specifikace pro interně namontované počítačové rozšiřující karty a související konektory, které také používají více pruhů PCI Express.

Úložná zařízení PCI Express mohou implementovat jak logické rozhraní AHCI pro zpětnou kompatibilitu, tak logické rozhraní NVM Express pro mnohem rychlejší I/O operace poskytované využitím interního paralelismu nabízeného takovými zařízeními. SSD disky podnikové třídy mohou také implementovat SCSI přes PCI Express .

Propojení klastru

Některé aplikace datových center (například velké počítačové klastry ) vyžadují použití propojení optických vláken kvůli omezení vzdálenosti, které je vlastní měděné kabeláži. Pro tyto aplikace obvykle postačuje síťově orientovaný standard, jako je Ethernet nebo Fibre Channel , ale v některých případech je režie zavedená směrovacími protokoly nežádoucí a je zapotřebí propojení nižší úrovně, jako je InfiniBand , RapidIO nebo NUMAlink . K tomuto účelu lze v zásadě použít standardy místní sběrnice, jako jsou PCIe a HyperTransport , ale od roku 2015 jsou řešení k dispozici pouze od specializovaných prodejců, jako je Dolphin ICS .

Konkurenční protokoly

Mezi další komunikační standardy založené na vysokorychlostních sériových architekturách patří InfiniBand , RapidIO , HyperTransport , Intel QuickPath Interconnect a Mobile Industry Processor Interface (MIPI). Rozdíly jsou založeny na kompromisech mezi flexibilitou a rozšiřitelností vs. latencí a režií. Například, aby byl systém připojitelný za provozu, jako u Infinibandu, ale ne u PCI Express, vyžaduje, aby software sledoval změny topologie sítě.

Dalším příkladem je zkrácení paketů za účelem snížení latence (jak je požadováno, pokud sběrnice musí fungovat jako paměťové rozhraní). Menší pakety znamenají, že záhlaví paketů spotřebovávají vyšší procento paketu, čímž se snižuje efektivní šířka pásma. Příklady protokolů sběrnice určené pro tento účel jsou RapidIO a HyperTransport.

PCI Express je někde uprostřed, cílené na design jako systémové propojení ( místní sběrnice ), nikoli jako propojení zařízení nebo směrovaný síťový protokol. Navíc jeho designový cíl transparentnosti softwaru omezuje protokol a poněkud zvyšuje jeho latenci.

Zpoždění implementací PCIe 4.0 vedlo k tomu, že do konce roku 2016 bylo oznámeno konsorcium Gen-Z , úsilí CCIX a otevřené rozhraní Coherent Accelerator Processor Interface (CAPI).

Dne 11. března 2019 společnost Intel představila Compute Express Link (CXL) , novou propojovací sběrnici založenou na infrastruktuře fyzické vrstvy PCI Express 5.0. Počáteční propagátoři specifikace CXL zahrnovali: Alibaba , Cisco , Dell EMC , Facebook , Google , HPE , Huawei , Intel a Microsoft .

Seznam integrátorů

Seznam integrátorů PCI-SIG uvádí produkty vyrobené členskými společnostmi PCI-SIG, které prošly testováním shody. Seznam obsahuje přepínače, můstky, NIC, SSD atd.

Viz také

Poznámky

Reference

Další čtení

• Budruk, Ravi; Anderson, Done; Shanley, Tom (2003), Winkles, Joseph 'Joe' (ed.), PCI Express System Architecture , Mind share PC system architecture, Addison-Wesley, ISBN 978-0-321-15630-3, 1120 s.
• Solari, Edward; Congdon, Brad (2003), Complete PCI Express Reference: Design Implications for Hardware and Software Developers , Intel, ISBN 978-0-9717861-9-6, 1056 s.
• Wilen, Adam; Schade, Justin P; Thornburg, Ron (duben 2003), Úvod do PCI Express: Příručka pro vývojáře hardwaru a softwaru , Intel, ISBN 978-0-9702846-9-3, 325 s.

externí odkazy

• Média související s PCIe na Wikimedia Commons