Polovodičové jádro duševního vlastnictví - Semiconductor intellectual property core

V elektronickém designu je polovodičové jádro duševního vlastnictví ( jádro SIP ), jádro IP nebo blok IP opakovaně použitelná jednotka návrhu logiky, buňky nebo integrovaného obvodu, která je duševním vlastnictvím jedné strany. IP jádra mohou být licencována jiné straně nebo vlastněna a používána jednou stranou. Termín pochází z licencování autorských práv k patentu nebo zdrojovému kódu, které existují v designu. Návrháři integrovaných obvodů specifických pro aplikaci (ASIC) a systémů logiky programovatelných hradlových polí (FPGA) v terénu mohou jako jádra použít IP jádra.

Dějiny

Licencování a používání IP jader v čipovém designu se stalo běžnou praxí v 90. letech minulého století. Na trhu soutěžilo mnoho poskytovatelů licencí a také mnoho sléváren . V roce 2013 jsou nejvíce licencovaná IP jádra od společností Arm Holdings (43,2% podíl na trhu), Synopsys Inc. (13,9% podíl na trhu), Imagination Technologies (9% podíl na trhu) a Cadence Design Systems (5,1% podíl na trhu).

Typy IP jader

Použití jádra IP v čipovém designu je srovnatelné s použitím knihovny pro počítačové programování nebo diskrétní součásti integrovaného obvodu pro návrh desek plošných spojů . Každý z nich je opakovaně použitelnou součástí logiky návrhu s definovaným rozhraním a chováním, které bylo ověřeno jeho tvůrcem a je integrováno do většího designu.

Měkká jádra

IP jádra jsou běžně nabízena jako syntetizovatelné RTL v jazyce hardwarového popisu, jako je Verilog nebo VHDL . Jedná se o analogii jazyků na nízké úrovni, jako je C v oblasti počítačového programování. IP jádra dodávaná návrhářům čipů jako RTL umožňují návrhářům čipů upravovat návrhy na funkční úrovni, ačkoli mnoho prodejců IP nenabízí na upravené návrhy žádnou záruku ani podporu.

IP jádra jsou také někdy nabízena jako obecné seznamy sítí na úrovni brány . Netlist je booleovsko -algebraická logická funkce IP implementovaná jako generické brány nebo standardní buňky specifické pro proces . Jádro IP implementované jako generické brány lze sestavit pro jakoukoli procesní technologii. Netlist na úrovni brány je analogický s výpisem kódu sestavy v oblasti počítačového programování. Síťový seznam poskytuje hlavnímu prodejci IP přiměřenou ochranu před reverzním inženýrstvím. Viz také: ochrana návrhu integrovaného obvodu .

Netlistová i syntetizovatelná jádra se nazývají měkká jádra, protože obě umožňují návrhový tok syntézy , umístění a směrování ( SPR ).

Tvrdá jádra

Pevná jádra (nebo tvrdá makra) jsou analogová nebo digitální IP jádra, jejichž funkci nemohou návrháři čipů výrazně upravit. Ty jsou obecně definovány jako fyzický popis nižší úrovně, který je specifický pro konkrétní technologickou technologii. Pevná jádra obvykle nabízejí lepší předvídatelnost výkonu a oblasti časování čipů pro jejich konkrétní technologii.

Logika analogového a smíšeného signálu je obecně distribuována jako pevná jádra. Analogové IP ( SerDes , PLL , DAC , ADC , PHY atd.) Jsou proto výrobcům čipů poskytovány ve formátu s rozložením tranzistoru (jako je GDSII ). Digitální IP jádra jsou někdy nabízena také ve formátu rozvržení.

Rozložení tranzistorů nízké úrovně musí dodržovat pravidla návrhu procesu cílové slévárny . Tvrdá jádra dodaná pro jeden slévárenský proces proto nelze snadno přenést do jiného procesu nebo slévárny. Operátoři slévárny obchodníků (například IBM , Fujitsu , Samsung , TI atd.) Nabízejí různé funkce hard-IP IP vytvořené pro vlastní slévárenské procesy, které pomáhají zajistit zablokování zákazníků .

Zdroje IP jader

Licencovaná funkce

Mnoho z nejznámějších IP jader je vyrobeno z měkkého mikroprocesoru . Jejich sady instrukcí se liší od malých 8bitových procesorů, jako jsou 8051 a PIC , až po 32bitové a 64bitové procesory, jako jsou architektury ARM nebo architektury RISC-V . Takové procesory tvoří „mozek“ mnoha vestavěných systémů . Obvykle jsou to spíše instrukční sady RISC než instrukční sady CISC jako x86, protože je zapotřebí méně logiky. Proto jsou designy menší. Vedoucí společnosti x86 Intel a AMD dále silně chrání duševní vlastnictví svých návrhů procesorů a tento obchodní model pro své řady mikroprocesorů x86-64 nepoužívají .

IP jádra jsou také licencována pro různé periferní řadiče, například pro PCI Express , SDRAM , Ethernet , LCD displej , audio AC'97 a USB . Mnoho z těchto rozhraní vyžaduje jak digitální logiku, tak analogová IP jádra pro řízení a příjem vysokorychlostních, vysokonapěťových nebo vysoce impedančních signálů mimo čip.

„Hardwired“ (na rozdíl od softwarově programovatelných měkkých mikroprocesorů popsaných výše) digitální logická IP jádra jsou licencována také pro pevné funkce, jako je audio dekódování MP3 , 3D GPU , kódování/dekódování digitálního videa a další funkce DSP, jako jsou FFT , DCT nebo Viterbiho kódování.

Prodejci

Viz také: Seznam hlavních dodavatelů polovodičových IP adres

Hlavní vývojáři a poskytovatelé licencí IP se pohybují od jednotlivců po mnohamiliardové společnosti. Vývojáři a jejich zákazníci vyrábějící čipy se nacházejí po celém světě.

Silicon Intellectual Property ( SIP , Silicon IP ) je obchodní model pro polovodičovou společnost, kde licencuje svou technologii zákazníkovi jako duševní vlastnictví . Společnost s takovým obchodním modelem je bezvadná polovodičová společnost , která svým zákazníkům neposkytuje fyzické čipy, ale pouze usnadňuje zákazníkovi vývoj čipů tím, že nabízí určité funkční bloky. Zákazníky jsou obvykle polovodičové společnosti nebo vývojáři modulů s vlastním vývojem polovodičů. Společnost, která si přeje vyrobit složité zařízení, může místo vývoje vlastního designu, který by vyžadoval dodatečný čas a náklady, získat oprávnění k používání osvědčených funkčních bloků jiné společnosti, jako je mikroprocesor .

Odvětví Silicon IP má stabilní růst po mnoho let. Mezi nejúspěšnější společnosti Silicon IP, často označované jako Star IP, patří ARM Holdings a Rambus . Gartner Group odhadovala celkovou hodnotu tržeb souvisejících s křemíkovým duševním vlastnictvím v roce 2005 na 1,5 miliardy USD s očekávaným ročním růstem kolem 30%.

Kalení IP

Vytvrzování IP je proces k opětovnému použití osvědčených návrhů a generování rychlých řešení s nízkým rizikem při uvádění na trh za účelem poskytnutí návrhových jader Intellectual property (IP) (nebo Silicon mental ownership).

Například digitální signálový procesor (DSP) je vyvinut z měkkých jader formátu RTL a lze jej zacílit na různé technologie nebo různé slévárny, aby se dosáhlo různých implementací. Proces vytvrzování IP probíhá od měkkého jádra ke generování opakovaně použitelných pevných (hardwarových) jader. Hlavní výhodou takto tvrdé IP jsou její předvídatelné vlastnosti, protože IP byla předem implementována, zatímco nabízí flexibilitu měkkých jader. Může se dodávat se sadou modelů pro simulace pro ověření.

Snaha o posílení měkké IP vyžaduje využití kvality cílové technologie, cílů designu a metodiky. Tvrdá IP byla prokázána v cílové technologii a aplikaci. Tvrdí se, že například pevné jádro ve formátu GDS II čistí v DRC ( kontrola pravidel návrhu ) a LVS (viz Layout Versus Schematic ). To znamená, že může projít všemi pravidly požadovanými pro výrobu konkrétní slévárnou.

Zdarma a open-source

Asi od roku 2000 nabízí OpenCores.org různá soft jádra, většinou napsaná ve VHDL a Verilogu . Všechna tato jádra jsou poskytována pod bezplatným a open-source softwarovým licencí, jako je GNU General Public License nebo licence podobné BSD . Od roku 2010 způsobily iniciativy jako RISC-V masivní rozšíření počtu dostupných jader IP (téměř 50 do roku 2019). To pomohlo zvýšit spolupráci při vývoji bezpečných a efektivních návrhů.

Viz také

Reference

externí odkazy