Statická paměť s náhodným přístupem - Static random-access memory

Statický RAM čip z klonu Nintendo Entertainment System (2 kB × 8 bitů)

Statická paměť s náhodným přístupem ( statická RAM nebo SRAM ) je typ paměti s náhodným přístupem (RAM), která k uložení každého bitu používá blokovací obvody (klopný obvod) . SRAM je nestálá paměť ; při odpojení napájení dojde ke ztrátě dat.

Pojem static odlišuje SRAM od DRAM ( dynamická paměť s náhodným přístupem), kterou je třeba pravidelně aktualizovat . SRAM je rychlejší a dražší než DRAM; to je typicky používá pro vyrovnávací paměti a vnitřních registrů jednoho procesoru , zatímco DRAM se používá pro počítače operační paměti .

Dějiny

Polovodičový bipolární modul SRAM vynalezl v roce 1963 Robert Norman ve společnosti Fairchild Semiconductor. MOS SRAM vynalezl v roce 1964 John Schmidt ve společnosti Fairchild Semiconductor. Jednalo se o 64bitový MOS p-kanálový SRAM.

V roce 1965 Arnold Farber a Eugene Schlig, pracující pro IBM, vytvořili pevně zapojenou paměťovou buňku pomocí tranzistorové brány a západky tunelové diody . Nahradili západku dvěma tranzistory a dvěma odpory , konfigurace, která se stala známou jako buňka Farber-Schlig. V roce 1965 Benjamin Agusta a jeho tým z IBM vytvořili 16bitový křemíkový paměťový čip založený na buňce Farber-Schlig s 80 tranzistory, 64 odpory a 4 diodami.

Aplikace a použití

Buňky SRAM na matrice mikrokontroléru STM32F103VGT6, jak je vidět pomocí rastrovacího elektronového mikroskopu . Vyrábí STMicroelectronics pomocí 180 nanometrového procesu.
Srovnávací snímek 180 nanometrových buněk SRAM na mikrokontroléru STM32F103VGT6 viděný optickým mikroskopem

Charakteristika

Ačkoli to lze charakterizovat jako volatilní paměť, SRAM vykazuje remanenci dat .

SRAM nabízí jednoduchý model přístupu k datům a nevyžaduje obnovovací obvod. Výkon a spolehlivost jsou dobré a spotřeba energie je v nečinnosti nízká.

Protože SRAM vyžaduje k implementaci více tranzistorů, je méně hustý a dražší než DRAM a má také vyšší spotřebu energie během čtení nebo zápisu. Energie spotřeba SRAM se velmi liší v závislosti na tom, jak často se k nim přistupuje.

Vestavěné použití

Mnoho kategorií průmyslových a vědeckých subsystémů, automobilové elektroniky a podobných vestavěných systémů obsahuje statickou RAM, kterou lze v této souvislosti označovat jako ESRAM . Určitá částka (kilobajtů nebo méně) je také vložena prakticky do všech moderních spotřebičů, hraček atd., Které implementují elektronické uživatelské rozhraní.

SRAM ve své podobě se dvěma porty se někdy používá pro obvody zpracování digitálního signálu v reálném čase .

V počítačích

SRAM se také používá v osobních počítačích, pracovních stanicích, směrovačích a periferních zařízeních: Soubory registrů CPU , interní mezipaměti CPU a režim externího shluku SRAM, vyrovnávací paměti pevných disků, vyrovnávací paměti směrovačů atd. LCD obrazovky a tiskárny také obvykle používají statickou paměť RAM k uložení zobrazený obrázek (nebo k vytištění). Statická paměť RAM byla použita pro hlavní paměť většiny raných osobních počítačů, jako jsou ZX80 , TRS-80 Model 100 a Commodore VIC-20 .

Hobbyists

Hobbyisté, konkrétně nadšenci domácích procesorů, často preferují SRAM kvůli snadnému propojení. Je mnohem snazší pracovat s DRAM, protože neexistují žádné obnovovací cykly a adresní a datové sběrnice jsou často přímo přístupné. Kromě sběrnic a napájecího připojení vyžaduje SRAM obvykle pouze tři ovládací prvky: Chip Enable (CE), Write Enable (WE) a Output Enable (OE). V synchronním SRAM jsou také zahrnuty hodiny (CLK).

Typy SRAM

Energeticky nezávislý SRAM

Energeticky nezávislý SRAM (nvSRAM) má standardní funkce SRAM, ale ukládá data při ztrátě napájení a zajišťuje zachování důležitých informací. Moduly nvSRAM se používají v celé řadě situací - mimo jiné v sítích, letectví a medicíně - tam, kde je zachování dat kritické a kde baterie jsou nepraktické.

Pseudo SRAM

Pseudostatická paměť RAM (PSRAM) má úložné jádro DRAM v kombinaci se samoobnovovacím obvodem. Navenek vypadají jako pomalejší SRAM. Mají výhodu hustoty/nákladů oproti skutečné SRAM, bez složitosti přístupu DRAM. HyperRAM společnosti Cypress Semiconductor je typ PSRAM podporující 8pinové rozhraní HyperBusor Octal xSPI kompatibilní s JEDEC. Tato zařízení s nízkým výkonem mají vysoký výkon a nízký počet pinů, takže jsou ideální pro aplikace vyžadující externí paměť RAM jako vyrovnávací paměť.

Podle typu tranzistoru

Podle typu flip-flop

Podle funkce

  • Asynchronní  - nezávislý na hodinové frekvenci; vstup a výstup dat je řízen přechodem adresy. Mezi příklady patří všudypřítomné 28pinové čipy 8K × 8 a 32K × 8 (často, ale ne vždy, pojmenované něco v souladu s 6264 a 62C256), stejně jako podobné produkty až do 16 Mbit na čip.
  • Synchronní  - všechna časování jsou iniciována hranami hodin. Adresa, data a další řídicí signály jsou spojeny s hodinovými signály.

V 90. letech 20. století býval asynchronní SRAM využíván pro rychlý přístupový čas. Asynchronní SRAM byl použit jako hlavní paměť pro malé vestavěné procesory bez mezipaměti používané ve všem, od průmyslové elektroniky a měřicích systémů po pevné disky a síťová zařízení, mezi mnoha dalšími aplikacemi. V dnešní době se spíše používá synchronní SRAM (např. DDR SRAM) podobně jako Synchronní DRAM - spíše než asynchronní DRAM se používá paměť DDR SDRAM . Rozhraní synchronní paměti je mnohem rychlejší, protože přístupovou dobu lze výrazně zkrátit použitím architektury potrubí . Navíc, protože DRAM je mnohem levnější než SRAM, SRAM je často nahrazen DRAM, zvláště v případě, kdy je vyžadován velký objem dat. Paměť SRAM je však mnohem rychlejší pro náhodný (nikoli blokový / shlukový) přístup. Paměť SRAM se proto používá hlavně pro mezipaměť CPU , malou paměť na čipu, FIFO nebo jiné malé vyrovnávací paměti.

Podle funkce

  • Obrat nulové sběrnice (ZBT) - obrat je počet hodinových cyklů potřebných ke změně přístupu k SRAM ze zápisu na čtení a naopak. Obrat u ZBT SRAM nebo latence mezi cykly čtení a zápisu je nulová.
  • syncBurst (syncBurst SRAM nebo synchronous-burst SRAM)-nabízí přístup k synchronnímu sekvenčnímu zápisu do SRAM pro zvýšení operace zápisu do SRAM
  • DDR SRAM  - Synchronní, jeden port pro čtení/zápis, I/O s dvojnásobnou rychlostí přenosu dat
  • Quad Data Rate SRAM  - Synchronní, oddělené porty pro čtení a zápis, čtyřnásobné I/O datové rychlosti

Integrováno na čipu

SRAM může být integrován jako RAM nebo mezipaměť v mikrořadičích (obvykle od přibližně 32 bajtů až do 128  kilobajtů ), jako primární mezipaměti ve výkonných mikroprocesorech, jako je rodina x86 , a mnoha dalších (od 8  kB až po mnoho megabajty), k ukládání registrů a částí stavových strojů používaných v některých mikroprocesorech (viz soubor registru ), na integrovaných obvodech specifických pro aplikaci nebo ASIC (obvykle v řádu kilobajtů) a v poli Field Programmable Gate Array a Complex Programmable Logic přístroj

Design

Šestitranzistorová buňka CMOS SRAM

Typická buňka SRAM se skládá ze šesti MOSFETů . Každý bit v SRAM je uložen na čtyřech tranzistorech (M1, M2, M3, M4), které tvoří dva křížově spřažené měniče. Tato paměťová buňka má dva stabilní stavy, které se používají k označení 0 a 1 . Dva další přístupové tranzistory slouží k řízení přístupu k úložné buňce během operací čtení a zápisu. Kromě takových šestitranzistorových (6T) SRAM používají jiné druhy SRAM čipů 4, 8, 10 (4T, 8T, 10T SRAM) nebo více tranzistorů na bit. Čtyřtranzistorový SRAM je zcela běžný v samostatných zařízeních SRAM (na rozdíl od SRAM používaných pro CPU cache), implementovaný ve speciálních procesech s další vrstvou polykrystalického křemíku , umožňující velmi vysoké odporové pull-up rezistory. Hlavní nevýhodou použití 4T SRAM je zvýšený statický výkon díky konstantnímu toku proudu jedním z výsuvných tranzistorů.

Čtyři tranzistory SRAM poskytují výhody v hustotě na úkor složitosti výroby. Rezistory musí mít malé rozměry a velké hodnoty.

To se někdy používá k implementaci více než jednoho (čtení a/nebo zápisu) portu, což může být užitečné v určitých typech video paměti a registračních souborů implementovaných s víceportovými obvody SRAM.

Obecně platí, že čím méně tranzistorů na buňku potřebujete, tím menší každá buňka může být. Vzhledem k tomu, že náklady na zpracování křemíkové destičky jsou relativně pevné, použití menších buněk a zabalení více bitů na jednu destičku snižuje náklady na bit paměti.

Možné jsou paměťové buňky, které používají méně než čtyři tranzistory-ale takové 3T nebo 1T buňky jsou DRAM, nikoli SRAM (dokonce i takzvaný 1T-SRAM ).

Přístup k buňce je umožněn slovním řádkem (WL na obrázku), který ovládá dva přístupové tranzistory M 5 a M 6, které zase řídí, zda má být buňka připojena k bitovým liniím: BL a BL. Používají se k přenosu dat pro operace čtení i zápisu. Ačkoli není nezbytně nutné mít dva bitové řádky, jak signál, tak jeho inverze jsou obvykle poskytovány za účelem zlepšení okrajů šumu .

Během přístupů ke čtení jsou bitové linky měniči v buňce SRAM aktivně poháněny vysoko a nízko. To zlepšuje šířku pásma SRAM ve srovnání s DRAM - v DRAM je bitová linka připojena k paměťovým kondenzátorům a sdílení náboje způsobí, že se bitová linka otáčí nahoru nebo dolů. Symetrická struktura SRAM také umožňuje diferenciální signalizaci , díky čemuž jsou malé výkyvy napětí snáze detekovatelné. Další rozdíl oproti DRAM, který přispívá k rychlejšímu SRAM, je ten, že komerční čipy přijímají všechny adresní bity najednou. Pro srovnání, komoditní DRAM mají adresu multiplexovanou na dvě poloviny, tj. Vyšší bity následované nižšími bity, přes stejné kolíky balíku, aby byla zachována jejich velikost a náklady.

Velikost SRAM s m adresními řádky a n datovými řádky je 2 m slova nebo 2 m  × n bitů. Nejběžnější velikost slova je 8 bitů, což znamená, že jeden bajt lze přečíst nebo zapsat do každého ze 2 m různých slov v čipu SRAM. Několik běžných čipů SRAM má 11 adresních řádků (tedy kapacita 2 11  = 2 048 = 2 k slov) a 8bitové slovo, proto jsou označovány jako „2k × 8 SRAM“.

Rozměry buňky SRAM na integrovaném obvodu jsou určeny minimální velikostí funkce procesu použitého k výrobě integrovaného obvodu.

Operace SRAM

Buňka SRAM má tři různé stavy: pohotovostní režim (obvod je nečinný), čtení (byla požadována data) nebo zápis (aktualizace obsahu). SRAM pracující v režimu čtení a zápisu by měl mít „čitelnost“ a „stabilitu zápisu“. Tři různé stavy fungují následovně:

Pohotovostní

Pokud není řádek slova uplatněn, přístupové tranzistory M 5 a M 6 odpojí buňku od bitových řádků. Dva křížově spřažené měniče tvořené M 1  -M 4 se budou nadále navzájem posilovat, pokud jsou připojeny k napájení.

Čtení

Teoreticky čtení vyžaduje pouze potvrzení slovního řádku WL a čtení stavu buňky SRAM jediným přístupovým tranzistorem a bitovou linkou, např. M 6 , BL. Bitové řádky jsou však relativně dlouhé a mají velkou parazitní kapacitu . Pro zrychlení čtení se v praxi používá složitější proces: Cyklus čtení je zahájen přednabitím obou bitových linek BL a BL na vysoké (logické 1 ) napětí. Poté tvrzení slovní linky WL umožňuje přístupové tranzistory M 5 a M 6 , což způsobí mírné snížení napětí BL jedné bitové linky. Pak budou mít vedení BL a BL malý rozdíl napětí mezi nimi. Smyslový zesilovač vycítí, která linka má vyšší napětí, a určí tak, zda byla uložena 1 nebo 0 . Čím vyšší je citlivost smyslového zesilovače, tím rychlejší je čtení. Jelikož je NMOS výkonnější, je rozbalování jednodušší. Bitové linky jsou proto tradičně přednabíjeny na vysoké napětí. Mnoho výzkumníků se také pokouší přednabíjet na mírně nízké napětí, aby se snížila spotřeba energie.

Psaní

Cyklus zápisu začíná použitím hodnoty, která má být zapsána do bitových řádků. Pokud chceme zapsat 0 , použili bychom 0 na bitové řádky, tj. Nastavení BL na 1 a BL na 0 . Je to podobné jako při použití resetovacího impulzu na západku SR , což způsobí, že klopný obvod změní stav. A 1 je zapsáno invertováním hodnot bitových řádků. WL je poté uplatněno a hodnota, která má být uložena, je zablokována. Funguje to, protože vstupní ovladače bitové linky jsou navrženy tak, aby byly mnohem silnější než relativně slabé tranzistory v samotné buňce, takže mohou snadno přepsat předchozí stav měniče s křížovou vazbou. V praxi musí být přístupové tranzistory NMOS M 5 a M 6 silnější než buď spodní NMOS (M 1 , M 3 ), nebo horní PMOS (M 2 , M 4 ) tranzistory. To lze snadno získat, protože tranzistory PMOS jsou mnohem slabší než NMOS, když jsou stejně velké. V důsledku toho, když je jeden pár tranzistorů (např. M 3 a M 4 ) jen málo přepsán procesem zápisu, změní se také napětí brány v opačném páru tranzistorů (M 1 a M 2 ). To znamená, že tranzistory M 1 a M 2 lze snadněji přepsat atd. Střídače s křížovou vazbou tedy zvětšují proces zápisu.

Chování autobusu

RAM s přístupovou dobou 70 ns vydá platná data do 70 ns od doby, kdy jsou řádky adresy platné. Některé SRAM mají „režim stránky“, kde lze slova na stránce (256, 512 nebo 1024 slov) číst sekvenčně s výrazně kratší dobou přístupu (obvykle přibližně 30 ns). Stránka je vybrána nastavením horních adresních řádků a poté jsou slova postupně čtena procházením dolních adresních řádků.

Viz také

Reference