SuperH - SuperH


z Wikipedie, otevřené encyklopedie
SuperH (SH)
Návrhář Hitachi Ltd.
bity 32 bitů (32 → 64)
zavedla 1990s
Design RISC
kódování Pevný
endianness Bi

SuperH (nebo SH ) je 32-bitové redukovanou instrukční sadou (RISC) architektury sad instrukcí (ISA) od Hitachi a v současné době vyrábí Renesas . Je realizován mikroprocesory a mikroprocesorů pro vestavěné systémy .

Jak 2015, mnoho z původních patentů pro SuperH architektury jsou vyprší a SH2 CPU byl reimplemented jako open source hardware pod jménem J2 .

Dějiny

SH-2 na Sega 32X a Sega Saturn

Jádro rodina SuperH procesor byl nejprve vyvinut Hitachi na počátku 1990. Hitachi vyvinula kompletní skupinu zpětně kompatibilní instrukční sada jader CPU . SH-1 a SH-2 byl použit v Sega Saturn a Sega 32X . Tato jádra mají 16-bitové instrukce pro lepší hustotu kódu než 32-bitových instrukcí, což bylo velkým přínosem v době, vzhledem k vysokým nákladům na hlavní paměti .

O několik let později byla přidána jádro SH-3 rodině SH CPU; nové rysy obsahovaly další přerušení koncept, na jednotku správy paměti (MMU) a upravenou mezipaměti koncept. SH-3 jádro také dostal DSP rozšíření, pak názvem SH-3-DSP. S rozšířenými datových cest pro efektivní zpracování DSP, speciální akumulátory a vyhrazeného MAC -typu DSP motoru, toto jádro bylo sjednocení DSP a procesoru svět RISC. Derivát byl také používán s původním SH-2 jádra.

V letech 1994 a 1996, 35,1 milionu SuperH zařízení byly odeslány na celém světě.

Pro Dreamcast , Hitachi vyvinula SH-4 architekturu. Superskalární (2-way) provádění instrukcí a vektorový bod jednotka plovoucí (zvláště vhodné pro 3D grafika ) byly vrcholům této architektury. SH-4 na bázi standardních čipy byly zavedeny asi 1998.

SH-3 a SH-4 architektury podporují jak velký-endian a little-endian bajt objednávat (jsou bi-endian ).

Licencování

Hitachi a STMicroelectronics začal spolupracovat již v roce 1997 na konstrukci SH-4. Na počátku roku 2001, oni tvořili společnost IP SuperH, Inc., která se děje na licenční jádro SH-4 na jiné společnosti a byl vyvíjející se SH-5, architekturu, první pohyb SuperH do 64bitové prostředí. V roce 2003, Hitachi a Mitsubishi Electric vytvořila společný podnik s názvem Renesas Technology , s Hitachi ovládající 55% z nich. V roce 2004, Renesas Technology koupil STMicroelectronics podíl vlastnictví v SuperH Inc. a spolu s ní licenci na SH jader. Renesas Technology později se stal Renesas Electronics, po jejich sloučení se společností NEC Electronics .

SH-5 Design podporovány dva režimy provozu. Režim SHcompact je ekvivalentní instrukce uživatelského režimu v instrukční sady SH-4 . Režim SHmedia je velmi odlišná, s použitím 32-bitové instrukce s šedesáti čtyř 64bitových celočíselných registrů a SIMD instrukcemi. V režimu SHmedia cíl z pobočky (skoku) je vložen do větve registru odděleně od skutečné instrukce větvení. To umožňuje procesoru na předběžné vyzvedávání instrukcí pro pobočky, aniž by museli odposlouchávat instrukční proud. Kombinace kompaktní 16-bitové kódování instrukce s výkonnějším 32-bitové kódování instrukce není unikátní pro SH-5; ARM procesory mají 16-bit s Thumb režim (ARM licencovaný několik patentů od SuperH na palec) a MIPS procesory mají režim MIPS-16. Nicméně, SH-5 se liší, protože jeho zpětném režimu kompatibility je 16-bitové kódování, než je 32-bitové kódování.

Vývoj SuperH architektury stále pokračuje. Nejnovější vývojový krok se stalo kolem roku 2003, kde jsou jádra z SH-2 až SH-4 byly stále sjednoceny do superskalární SH-X jádra, které tvoří jakousi instrukční sady nadmnožina předchozí architektur.

Dnes je CPU jádra, architektura a produkty SuperH jsou s Renesas Electronics , sloučením polovodičových skupin Hitachi a Mitsubishi a architektury je konsolidována, kolem SH-2, SH-2A, SH-3, SH-4 a SH-4A plošiny dávat škálovatelnou rodinu.

J jádro

Poslední z patentů SH-2 skončila v roce 2014. V LinuxCon Japonsko 2015, j-core vývojáři představila čistých prostor reimplemention na SH-2 ISA s rozšířením (známý jako „jádro“ J2 kvůli zbývající do konce ochranné známky ). Následně se konstrukce průchod byl prezentován na ELC 2016.

Open source BSD licencí VHDL kód pro jádro J2 bylo prokázáno na Xilinx FPGA a ASIC vyráběných na TSMC je nm 180 procesu, a je schopen zavedení μClinux . J2 je zpětně kompatibilní s ISA SH-2, provedena jako 5-fázi potrubí s oddělenou instrukce a paměťové rozhraní dat, a stroj generované návod dekodéru podporovat hustě zabalený a komplexní (ve srovnání s jinými stroji RISC) ISA. Další pokyny lze snadno přidat. J2 realizuje pokyny pro dynamické posunu (za použití vzorce SH-3 a později instrukce), prodloužené atomické operace (používané pro řezání závitů primitiva) a zamykací / rozhraní pro symetrické podporu více procesory. Plánuje zavést SH-2A (jako „J2 +“) a SH-4 (jako „J4“) instrukční sady jsou příslušné patenty vyprší v 2016-2017.

Některé rysy SuperH byly citovány jako motivace pro navrhování nových jader založených na této architektuře:

  • Vysoká hustota kódu v porovnání s ostatními 32-bitových RISC ISA jako je ARM nebo MIPS důležité pro vyrovnávací paměti a šířky pásma paměti výkon
  • Stávající kompilátor a operační systém podpory ( Linux , Windows Embedded , QNX )
  • Extrémně nízké ASIC zhotovení náklady nyní, když vyprší platnost patentů (asi US $ 0.03 za J2 dvoujádrový jádra na proces TSMC je 180 nm).
  • Patent a royalty free (BSD licence) implementace
  • Plná podpora a živou komunitu
  • Dostupnost levného vývojovou platformu hardware nástrojů FPGA nulové náklady
  • CPU a SoC RTL generace a integrační nástroje, produkující FPGA a ASIC přenosný RTL a dokumentace
  • Čistý, moderní design s otevřeným zdrojovým návrhu, výroby, simulace a ověřování prostředí

modely

Hitachi SH-3 CPU

Rodina SuperH procesorových jader obsahuje:

  • SH-1 - používá se v mikroprocesory pro hluboce vestavěné aplikace ( CD-ROM mechaniky, velkých spotřebičů , atd.)
  • SH-2 - používané v mikroprocesory s vyššími požadavky na výkon, také použitý v automobilovém průmyslu, jako je řízení motoru jednotek nebo v síťových aplikací a také v herních konzolí, jako Sega Saturn . SH-2 také našel domov v mnoha automobilových řídicí jednotka motoru aplikací, včetně Subaru , Mitsubishi a Mazda .
  • SH-2A - SH-2A jádra je rozšířením jádra SH-2, včetně několika dalších pokynů, ale co je nejdůležitější, pohybující se na superskalární architektury (je schopen provádět více než jednu instrukci v jednom cyklu) a dva pěti- fáze potrubí. Obsahuje také 15 registru bank s cílem usnadnit přerušení latence 6 hodinových cyklů. Je to také silný v řízení motoru aplikace, ale také na multimédia, Audio pro auta, hnací ústrojí, automatickou regulaci tělesné a kancelář + automatizaci budov
  • SH-DSP - původně vyvinut pro mobilní telefon trh později v mnoha spotřebitelských aplikacích, které vyžadují výkon DSP pro JPEG komprese atd
  • SH-3 - používá se pro mobilní a ruční aplikace, jako je Jornada , silné ve Windows CE aplikací a trhu již řadu let v automobilové navigační trh. Cave CV1000 , podobně jako Sega Naomi CPU Hardware, také použití tohoto procesoru.
  • SH-3-DSP - používá se především v multimediálních terminálů a síťových aplikací, a to i v tiskáren a faxů
  • Je zapotřebí použita vždy vysoký výkon, jako je auto multimediální terminály, - SH-4 herních konzolí nebo set-top boxy
  • SH-5 - používán v high-end 64-bitových multimediálních aplikací
  • SH-X - tradiční jádro používá v různých příchutích (s / bez DSP nebo FPU jednotky) v řídicí jednotce motoru, multimediální výbavou vozu, set-top boxy nebo mobilních telefonů
  • SH-Mobile - SuperH Mobile Application Processor; navrženy tak, aby složit zpracování žádosti ze základního pásma LSI

SH-2

Hitachi SH-2 CPU

SH-2 je 32-bit RISC architektuře s 16-bitovou délkou pevné instrukce pro vysokou hustotu kódu a má hardwarové násobení a akumulace (MAC), blok pro DSP algoritmů a má pět-stage potrubí.

SH-2 má paměť na všechny ROM -less zařízení.

Poskytuje 16 generála registry účelu, vektor-base-register, global-base-registrovat a registrů postup.

Dnes rodina SH-2 se táhne od 32 KB palubního blesk do ROM méně zařízení. To je použito v mnoha různých zařízení s odlišnými periferií, jako je CAN, Ethernet, motorové řídící časovače jednotky rychlého ADC a další.

SH-2A

SH-2A je upgrade s jádrem SH-2. To bylo oznámeno na začátku roku 2006.

Při uvedení na trh v roce 2007 SH-2A založené SH7211 byl vybrán světový nejrychlejší integrovaný blesk mikrořadič běží na 160 MHz. To později byla nahrazena několika novějšími SuperH zařízeních se systémem rychlostí až 200 MHz.

Nové funkce na SH-2A jádra zahrnují:

  • Superskalární architektura: Realizace 2 instrukcí současně
  • Harvardská architektura
  • Dvě 5-stupňové potrubí
  • 15 zaregistrovat banky pro přerušení reakce v 6 cyklech.
  • Volitelné FPU

SH-2A rodina dnes pokrývá širokou oblast paměti od 16 KB do a zahrnuje mnoho ROM méně variací. Přístroje jsou vybaveny standardní periferie, jako je CAN , Ethernet , USB a další, jakož i konkrétních periferií další aplikace, jako je řízení motoru časovače, TFT regulátorů a periferních zařízení určených pro použití v automobilovém průmyslu pohonných jednotek.

SH-4

Hitachi SH-4 CPU

SH-4 je 32-bitový procesor RISC a byl vyvinut pro primární použití v multimediálních aplikacích, jako Sega Dreamcast a Naomi herních systémů. Obsahuje mnohem silnější matematický koprocesor a další vestavěné funkce, spolu se standardní 32-bitové zpracování integer a 16-bitovou velikostí instrukcí.

SH-4 funkce patří:

  • FPU se čtyřmi plovoucí desetinnou čárkou multiplikátory, podpora 32-bitové jedno přesné a 64-bit double precision plovouci objekty
  • S plovoucí desetinnou čárkou 4D provoz dot-produkt
  • 128-bitové plovoucí čárkou sběrnice umožňuje 3.2 GB / sec rychlost přenosu z datové rychlé vyrovnávací paměti
  • 64-bitová externí sběrnice dat s 32-bitové adresování paměti, což umožňuje maximálně 4 GB adresovatelné paměti s přenosovou rychlostí 800 MB / s
  • Vestavěný přerušení, DMA a regulátory pro správu napájení

^ Tam je vlastní SH4 vyrobené pro Casio, na SH7305 žádný FPU.

SH-5

SH-5 je 64-bit RISC procesor.

Téměř žádný non-simulované SH-5 hardware byl vždy propuštěn, a na rozdíl od stále žijí SH-4, podpora pro SH-5 bylo upuštěno od gcc .

Reference

externí odkazy