Stav čekání - Wait state

Stav čekání je zpoždění, které zažívá procesor počítače při přístupu k externí paměti nebo jinému zařízení, které reaguje pomalu.

Počítačové mikroprocesory obecně běží mnohem rychleji než ostatní subsystémy počítače, které uchovávají data, která CPU čte a zapisuje. Ani paměť, nejrychlejší z nich, nemůže dodávat data tak rychle, jak by je procesor dokázal zpracovat. V příkladu z roku 2011 běží typické PC procesory, jako je Intel Core 2 a AMD Athlon 64 X2, s taktem několika GHz , což znamená, že jeden taktovací cyklus je kratší než 1 nanosekundu (na moderních počítačích obvykle přibližně 0,3 ns až 0,5 ns) CPU), zatímco hlavní paměť má latenci přibližně 15–30 ns. Některé mezipaměti CPU druhé úrovně běží pomaleji než jádro procesoru.

Když procesor potřebuje přístup k externí paměti, začne umisťovat adresu požadované informace na adresní sběrnici . Musí pak počkat na odpověď, která se může vrátit desítky, ne-li stovky cyklů později. Každý z cyklů strávených čekáním se nazývá stav čekání.

Stavy čekání jsou čistým plýtváním výkonem procesoru. Moderní návrhy se snaží odstranit nebo skrýt pomocí různých technik: CPU cache , instrukční potrubí , instrukční prefetch , předvídání větvení , simultánní multithreading a další. Žádná jednotlivá technika není stoprocentně úspěšná, ale společně může problém výrazně snížit.

Úspora energie

Stavy čekání lze použít ke snížení spotřeby energie procesoru tím, že umožní hodinám hlavního procesoru buď zpomalit, nebo dočasně pozastavit během stavu čekání, pokud CPU nemá jinou práci. Spíše než zbytečné točení v těsné smyčce čekající na data, sporadické snižování rychlosti hodin tímto způsobem pomáhá udržovat jádro procesoru v pohodě a prodloužit životnost baterie v přenosných výpočetních zařízeních.

Alternativní význam na sálových počítačích IBM

Na sálových počítačích IBM se termín čekající stav používá s jiným významem. Stav čekání označuje zastavení CPU, pravděpodobně kvůli nějakému druhu závažných chybových stavů (například neodstranitelné chybě během operačního systému na IPL ). Stav čekání je indikován bitem 14 PSW nastaveného na 1, přičemž ostatní bity PSW poskytují kód stavu čekání udávající důvod čekání. V režimu z / Architecture je kód stavu čekání nalezen v bitech 116-127.

Viz také

• Bublina (výpočet)
• Soudržnost mezipaměti § protokoly soudržnosti
• Model konzistence
• Cache slečno
  • Chyba stránky
• Multithreading (počítačová architektura)

Reference