Fyzické ověření - Physical verification
Fyzické ověřování je proces, při kterém je design integrovaného obvodu (IC layout) ověřován pomocí softwarových nástrojů EDA, aby byla zajištěna správná elektrická a logická funkčnost a vyrobitelnost. Ověření zahrnuje kontrolu pravidel návrhu (DRC), rozložení proti schématu (LVS), XOR (exkluzivní OR), kontroly antén a kontrolu elektrických pravidel (ERC).
Kontrola pravidel návrhu (DRC)
DRC ověří, že rozložení splňuje všechna omezení uložená technologií. DRC také ověřuje hustotu vrstev pro chemicko-mechanické leštění (CMP).
Layout Versus Schematic (LVS)
LVS ověří funkčnost designu. Z rozložení je odvozen netlist a porovnán s původním netlistem vytvořeným z logické syntézy nebo designu obvodu.
XOR kontrola
Tato kontrola se obvykle provádí po otočení kovu, kde se porovnává původní a upravená databáze. Tímto se potvrzuje, že byly provedeny požadované úpravy a že k náhodným změnám nedošlo. Tento krok zahrnuje porovnání dvou databází rozložení / GDS pomocí operace XOR geometrií rozložení. Výsledkem této kontroly je databáze, která má všechny nesouladné geometrie v obou rozloženích.
Kontrola antény
Anténa je v podstatě kovové propojení, tj. Vodič jako polysilikon nebo kov, který není elektricky spojen s křemíkem nebo uzemněn, během kroků zpracování oplatky. Během výrobního procesu může na anténě dojít k akumulaci náboje během určitých výrobních kroků, jako je plazmové leptání, které k leptání používá vysoce ionizovanou hmotu. Pokud připojení k křemíku neexistuje, mohou se na propojovacím vedení hromadit náboje do bodu, ve kterém dochází k rychlému vybití, a trvalé fyzické poškození oxidu tenkého tranzistorového hradla. Tento rychlý a destruktivní jev je znám jako anténní efekt . Chyby antény lze vyléčit přidáním malé anténní diody pro bezpečné vybití uzlu nebo rozdělením antény nasměrováním nahoru na jinou kovovou vrstvu a opět dolů.
Poměr antény je definován jako poměr mezi fyzickou oblastí vodičů tvořících anténu a celkovou oblastí oxidu brány, ke které je anténa elektricky připojena.
Kontrola elektrického pravidla (ERC)
ERC ověří správnost připojení napájení a země a že doby přechodu signálu (zabití), kapacitní zátěže a fanouty jsou vhodně omezeny. To může zahrnovat kontrolu
- Plochy studny a substrátu pro správné kontakty a rozteče, čímž je zajištěno správné připojení napájení a uzemnění
- Nepřipojené vstupy nebo zkratované výstupy.
Brány by se neměly připojovat přímo k napájení; připojení by mělo být pouze přes TIE vysoké / nízké buňky. Kontroly ERC jsou založeny na předpokladech o normálních provozních podmínkách ASIC , takže mohou poskytnout mnoho falešných varování na ASIC s více nebo zápornými dodávkami. Mohou také zkontrolovat struktury náchylné k poškození elektrostatickým výbojem (ESD).
Reference
Další čtení
- Clein, D. (2000). Rozložení IC CMOS . Noví. ISBN 0-7506-7194-7
- Kahng, A. (2011). Fyzický design VLSI: Od rozdělení grafů po uzavření časování , ISBN 978-90-481-9590-9 , doi : 10,1007 / 978-90-481-9591-6