POWER4 - POWER4

POWER4 je mikroprocesor vyvinutý International Business Machines (IBM), které realizovalo 64-bit PowerPC a PowerPC AS instrukční sady architektury . Vydáno v roce 2001, POWER4 následoval mikroprocesory POWER3 a RS64 a byl použit v počítačích RS/6000 a AS/400 , čímž skončil samostatný vývoj mikroprocesorů PowerPC pro AS/400. POWER4 byl vícejádrový mikroprocesor se dvěma jádry na jedné matrici, první neimplementovaný mikroprocesor, který to dokázal. POWER4 Chip byl první komerčně dostupný víceprocesorový čip. Původní POWER4 měl takt 1,1 a 1,3 GHz, zatímco vylepšená verze POWER4+dosahovala taktu 1,9 GHz. PowerPC 970 je derivát POWER4.

Funkční rozložení

Logické schéma jádra POWER4

Logické schéma procesoru POWER4

POWER4 má sjednocenou mezipaměť L2 rozdělenou na tři stejné části. Každý z nich má svůj vlastní nezávislý řadič L2, který může v jednom cyklu napájet 32 ​​bajtů dat. Jednotka Core Interface Unit (CIU) spojuje každý řadič L2 buď s mezipamětí dat, nebo s mezipamětí instrukcí v kterémkoli ze dvou procesorů. Jednotka bez mezipaměti (NC) je zodpovědná za zpracování serializačních funkcí instrukcí a provádění jakýchkoli operací, které nelze ukládat do topologie úložiště. Existuje řadič mezipaměti L3, ale skutečná paměť je mimo čip. Řadič sběrnice GX ovládá komunikaci I/O zařízení a existují dvě 4bajtové široké sběrnice GX, jedna příchozí a druhá odchozí. Fabric Controller je hlavní řadič pro síť sběrnic, který řídí komunikaci pro oba řadiče L1/L2, komunikaci mezi čipy POWER4 {4-way, 8-way, 16-way, 32-way} a POWER4 MCM's. K dispozici je Trace-and-Debug, používané pro First Failure Data Capture. K dispozici je také funkce Built In Self Test (BIST) a Performance Monitoring Unit (PMU). Je podporován reset po zapnutí (POR).

Popravčí jednotky

POWER4 implementuje superskalární mikroarchitekturu prostřednictvím vysokofrekvenčního spekulativního provádění mimo pořadí pomocí osmi nezávislých prováděcích jednotek. Jsou to: dvě jednotky s plovoucí desetinnou čárkou (FP1-2), dvě jednotky úložiště (LD1-2), dvě jednotky s pevným bodem (FX1-2), větev (BR) a jednotka s podmíněným registrem ( ČR). Tyto prováděcí jednotky mohou dokončit až osm operací za hodiny (bez jednotek BR a CR):

• každá jednotka s plovoucí desetinnou čárkou může dokončit jedno tavené násobení - přidání za hodiny (dvě operace),
• každá nakládací jednotka může dokončit jednu instrukci za hodiny,
• každá jednotka s pevným bodem může dokončit jednu instrukci za hodiny.

Fáze potrubí jsou:

• Předpověď větve
• Načtení instrukcí
• Dekódování, vytváření trhlin a skupin
• Problém s odesláním skupiny a pokyny
• Provoz jednotky Load -Store
  • Načíst Hit Store
  • Store Hit Load
  • Load Hit Load
• Instalační potrubí

Konfigurace více čipů

POWER4 také přišel v konfiguraci využívající vícečipový modul (MCM) obsahující čtyři matice POWER4 v jednom balení, s až 128 MB sdílené mezipaměti L3 ECC na MCM.

Parametrics

POWER4+

POWER4+, vydaný v roce 2003, byl vylepšenou verzí POWER4, která běžela až na 1,9 GHz. Obsahoval 184 milionů tranzistorů, měřeno 267 mm ² , a byl vyroben v 0,13 µm procesu SOI CMOS s osmi vrstvami měděného propojení.

Viz také

• Mikroprocesory IBM POWER

Poznámky

Reference

• „Power4 se zaměřuje na šířku pásma paměti“. (6. října 1999). Zpráva o mikroprocesoru .
• „Odhalení Power4 od IBM pokračuje“. (20. listopadu 2000). Zpráva o mikroprocesoru .
• „Mikroarchitektura systému POWER4“ (PDF) . IBM. Archivováno z originálu (PDF) dne 2013-11-07 . Citováno 2012-06-07 .
• JM Tendler; JS Dodson; JS Fields, ml .; H. Le & B. Sinharoy (2002). „Mikroarchitektura systému POWER4“ . IBM Journal of Research and Development . 46 (1): 5–26. doi : 10,1147/kolo 461,0005 . ISSN  0018-8646 . Citováno 2006-07-21 .
• JD Warnock; JM Keaty; J. Petrovick; JG Clabes; CJ Kircher; BL Krauter; PJ Restle; BA Zoric & CJ Anderson (2002). „Obvod a fyzická konstrukce mikroprocesoru POWER4“ . IBM Journal of Research and Development . 46 (1): 27–52. doi : 10,1147/kolo 461,0027 . ISSN  0018-8646 . Citováno 2006-07-21 .